(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-353808 (P2002-353808A)

(43)公開日 平成14年12月6日(2002.12.6)

(51) Int.Cl.7		識別記号	•	FΙ		テーマコード(参考)
H03L	7/08			H03L	7/08	H 5B079
G06F	1/06			G06F	1/04	311Z 5J106


		審査請求	未請求 請求項の数18 OL (全 30 頁)			
(21)出顯番号	特願2001-154932(P2001-154932)	(71) 出願人	000004237 日本電気株式会社			
(22)出顧日	平成13年 5 月24日(2001. 5. 24)	(71)出願人	東京都港区芝五丁目7番1号 000232047 日本電気エンジニアリング株式会社			
		(72)発明者	東京都港区芝浦三丁目18番21号 高橋 幹 東京都港区芝五丁目7番1号 日本電気株			
		(74)代理人	式会社内 100080816 弁理士 加藤 朝道			
			最終頁に続く			

(54) 【発明の名称】 クロック制御回路

(57)【要約】

【課題】回路規模の縮減を図るクロック制御回路の提 供。

【解決手段】Nビットの信号とその相補信号を出力するリングカウンタ100と、想定外のバタンを救済し2Nビットの信号の組合せに対応した値のフラグ信号JBTFLGを生成する想定外救済及びフラグ生成回路150と、デコード回路160と、デコード回路からの選択制御信号に基づき多相クロックからクロック対を出力するクロックセレクタ170と、クロック対の位相差を内分した時間に対応する遅延時間の信号を出力するインターボレータ130と、インターボーレータの出力と基準クロックの位相を比較する位相比較器110と、位相比較器からの位相比較結果とフラグ信号JBTFLGに基づき、シフト方向が可変されインターボレータの内分比を設定する内分比制御信号を出力するインターボレータ制御回路120を備える。



【特許請求の範囲】

【請求項1】カウント方向がアップとダウンに切り替え 自在とされ、カウント値として2N通りのパタンのNビ ットの信号を出力するとともに、前記Nビットの信号の 各ビットを反転してなるNビットの反転信号を出力する リングカウンタと、

前記リングカウンタから出力される前記Nビットの信号 と前記Nビットの反転信号とからなる2Nビットの信号 を入力し、前記2Nビットの信号に対して、1ビットを 反転することで、前記2Nビットの信号の両端の2Nビ 10 号対を出力するクロックセレクタと、 ット目と1ビット目とが互いに相隣るものとして、前記 2 Nビットのうちの少なくとも相隣る2つのビットが第 1の値とされ、残りのビットが第2の値とされるデコー ド信号を出力するデコード回路と、

互いに位相がずれている複数のクロック信号を入力し、 前記デコード回路から出力される前記デコード信号をク ロック選択制御信号として入力し、前記複数のクロック 信号の中から選択されたクロック信号対を出力するクロ ックセレクタと、

前記クロックセレクタから出力されるクロック信号対 を、第1及び第2の入力端子より入力し、入力される内 分比制御信号で設定される内分比にて、前記クロック信 号対の位相差を内分した時間に対応した遅延時間のクロ ック信号を出力端子より出力する少なくとも一つのイン ターポレータと、

前記インターポレータから出力されるクロック信号と基 進クロックとの位相を比較する位相比較回路と、

前記位相比較回路から出力される位相比較結果信号を入 力し、前記位相比較結果信号と、前記インターポレータ の前記第1及び第2の入力端子に入力されるクロック信 30 号対の位相の順・逆の関係とに基づき、シフト方向が可 変されるシフトレジスタよりなり、前記インターポレー タにおける内分比を設定する前記内分比制御信号を、前 記インターポレータに対して供給するインターポレータ 制御回路と、

を備えている、ことを特徴とするクロック制御回路。

【請求項2】入力されるアップ信号とダウン信号とに基 づき、カウント方向を切り替え、カウント値として2 N 通りのパタンのNビットの信号を出力するとともに、前 記Nビットの信号の各ビットを反転したNビットの反転 40 信号を出力するリングカウンタと、

前記リングカウンタから出力される前記Nビットの信号 と前記Nビットの反転信号とからなる2Nビットの信号 を入力して想定外のパタンであるかチェックし、前記想 定外のパタンを検出した時、これを許容されているパタ ンに置き換えて出力する想定外救済回路と、

前記リングカウンタから出力される前記2 Nビットの信 号のパタンに応じて、第1の論理値又は第2の論理値を とるフラグ信号を生成するフラグ生成回路と、

前記想定外救済回路からの出力信号を入力し、2 Nビッ 50 ック制御回路。

トの信号の両端の2 N ビット目と1 ビット目とが互いに 相隣るものとして、前記2 Nビットのうちの少なくとも 相隣る2つのビットが第1の値とされ、残りのビットが 第2の値とされる、デコード信号を出力するデコード回 路と、

2

互いに等間隔の位相差の2N個のクロック信号を入力 し、前記デコード回路から出力される2 N ビットの前記 デコード信号をクロック選択制御信号として入力し、前 記2N個のクロック信号のうち、選択されたクロック信

前記クロックセレクタから出力されるクロック信号対 を、第1及び第2の入力端子より入力し、前記クロック 信号対の位相差を、入力される内分比制御信号で設定さ れる内分比で内分した時間に対応した遅延時間のクロッ ク信号を出力端子より出力する、少なくとも一つのイン ターポレータと、

前記インターポレータから出力されるクロック信号と基 準クロックの位相を比較する位相比較回路と、

前記位相比較回路から出力される位相比較結果信号と、

前記フラグ生成回路から出力される前記フラグ信号とを 20 入力し、これらの信号の値に基づき、シフト方向が可変 されるシフトレジスタよりなり、前記インターポレータ における内分比を設定する前記内分比制御信号を、前記 インターボレータに対して供給するインターボレータ制 御回路と、

を備えている、ことを特徴とするクロック制御回路。 【請求項3】前記インターボレータ制御回路は、それぞ れが、前記内分比制御信号を出力する複数の単位回路を 有し、前記複数の単位回路のうち一の単位回路の出力が 他の単位回路の出力として伝搬する、構成とされてい

る、ことを特徴とする請求項1又は2記載のクロック制

【請求項4】前記インターポレータ制御回路は、それぞ れが、前記内分比制御信号を出力する複数の単位回路を

前記複数の単位回路は、それぞれフリップフロップを備 え、前記複数のフリップフロップが前記シフトレジスタ を構成し、

一つの前記単位回路の出力は、次段の前記単位回路に伝 搬される構成とされ、一つの前記単位回路から伝搬され た信号と次段の前記単位回路のフリップフロップの出力 との論理和演算結果が、次段の前記単位回路の出力信号 として、出力される、ととを特徴とする請求項1又は2 記載のクロック制御回路。

【請求項5】前記インターボレータ制御回路において、 前記インターボレータの内分比がその上限値又は下限値 (「端部」という) に達した場合、端部であることを示 すフラグ信号をアクティブ状態として出力する回路を備 えている、ことを特徴とする請求項1又は2記載のクロ

【請求項6】前記インターボレータ制御回路から出力される、前記端部であるととを示すフラグ信号がアクティブ状態のとき、前記位相比較回路から出力される位相比較結果信号に基づき、前記リングカウンタに供給するアップ信号、及びダウン信号を生成するアップ・ダウン制御回路を備えている、ととを特徴とする請求項5記載のクロック制御回路。

【請求項7】前記リングカウンタが、N段のフリップフロップと、

前記N段のフリップフロップのそれぞれに対して設けら 10 れ、前記各フリップフロップへの入力信号を供給するN 個の論理回路と、

を備え、

前記各論理回路は、アップ、ダウン、及び保持をそれぞれ指示するアップ信号、ダウン信号、及び保持信号と、前記N段のフリップフロップの各出力信号と、を入力し、アップカウントの場合、N段目のフリップフロップの出力の反転信号が1段目のフリップフロップに対応する論理回路を介して前記1段目のフリップフロップに帰還入力され、クロックによるシフト動作時、前記各論理 20回路を介して、前段のフリップフロップの出力の状態が後段のフリップフロップの入力に伝搬され、

ダウンカウントの場合、1段目のフリップフロップの出力の反転信号がN段目のフリップフロップに対応する論理回路を介して前記N段目のフリップフロップに帰還入力され、クロックによるシフト動作時、後段のフリップフロップの出力の状態が前段のフリップフロップの入力に伝搬され、

保持状態の場合、前記各論理回路に対応するフリップフロップの出力信号を前記各論理回路に対応するフリップ 30フロップの入力に供給する、

制御を行う、ことを特徴とする請求項 l 又は 2 記載のクロック制御回路。

【請求項8】前記デコード回路が、前記Nビットの信号と前記Nビットの各ビットを反転したNビットの反転信号よりなる2 Nビット幅の信号のうち、第I ビットと第I+1 ビット(ただし、I は、I、2、 \sim N、なおI が 2 Nの場合、2 N+1 は1 となる)の信号をそれぞれ入力とする2 N個の論理積回路で構成される、ことを特徴とする請求項1 又は2 記載の2 口ック制御回路。

【請求項9】前記インターポレータ制御回路が、複数段 (M段) のフリップフロップと、

前記位相比較回路から出力される位相比較結果信号をなすアップ信号及びダウン信号と、前記フラグ生成回路から出力される前記フラグ信号の値に基づき、左シフト、右シフト、及び保持の信号を生成する制御信号生成回路 よ

M個の制御論理回路と、

を少なくとも備え、

1段目とM段目の両端を除くM-2個の前記各制御論理 50 らの内分比制御信号の相補信号でオン及びオフ制御され

回路は、前記制御信号生成回路から出力される左シフト、右シフト、及び保持の信号を入力し、Mビットの出力信号のうち、前記各制御論理回路に対応する出力信号と、前記出力信号に相隣る二つの出力信号とを入力し、入力した前記各出力信号の値と、シフト方向とに応じて出力論理値を決定して対応する段のフリップフロップのデータ入力端子に供給し、

1段目とM段目の前記制御論理回路は、前記制御信号生成回路から出力される左シフト、右シフト、及び保持の信号を入力し、端部の前記制御論理回路に対応する出力信号と、前記出力信号に相隣る一つの出力信号と、固定電位とを入力し、これらの出力信号と、シフト方向に応じて出力論理値を決定して対応する段のフリップフロップのデータ入力端子に供給し、

1段目を除く各段のフリップフロップの出力には、論理和回路がそれぞれ設けられており、

前記各論理和回路には、対応する段の前段の出力信号 と、対応する段の前記フリップフロップの出力とが入力 され、

1 段目のフリップフロップの出力信号、及び、2 段目以降の各段に対応する前記各論理和回路の出力信号が、Mビットの前記内分比制御信号として、出力される、ことを特徴とする請求項1 又は2 記載のクロック制御回路。 【請求項10】前記インターボレータ制御回路が、Mビットの前記内分比制御信号のうち、1 ビット目と Mビット目の前記内分比制御信号の値に基づき、前記インターボレータの内分比がその上限値又は下限値(「端部」という)に達したことを示す端部フラグ信号を生成する回路を備えている、ことを特徴とする請求項9 記載のクロック制御回路。

【請求項11】前記インターボレータが、前記第1及び第2の入力端子からそれぞれ入力される第1及び第2の入力信号の所定の論理演算結果を出力する論理回路と、第1の電源と内部ノード間に接続され、前記論理回路の出力信号を制御端子に入力とする第1のスイッチ素子と

前記内部ノードに入力端が接続され、前記内部ノード電 位としきい値との大小関係が反転した場合に、出力論理 値を反転させるバッファ回路と、

40 を備え、

前記内部ノードと第2の電源間には、第1の定電流源と、前記第1の入力信号でオン・オフ制御される第2のスイッチ素子と、前記インターボレータ制御回路からの内分比制御信号でオン及びオフ制御される第3のスイッチ素子と、からなる直列回路が、複数個、並列に接続され、

前記内部ノードと前記第2の電源間には、第2の定電流源と、前記第2の入力信号でオン及びオフ制御される第4のスイッチ素子と、前記インターボレータ制御回路からの内分比制御信号の相補信号でオン及びオフ制御され

1

る第5のスイッチ素子と、からなる直列回路が、複数個、並列に接続されている、ことを特徴とする請求項1 又は2記載のクロック制御回路。

【請求項12】前記インターポレータにおいて、前記第 1のスイッチ素子が、第1導電型のトランジスタよりな り、

前記第2乃至第5のスイッチ素子が、第2導電型のトランジスタよりなる、ことを特徴とする請求項11記載のクロック制御回路。

【請求項13】前記インターポレータにおいて、前記第 10 2のスイッチ素子、前記第3のスイッチ素子、前記第4 のスイッチ素子、及び、前記第5のスイッチ素子がいずれも少なくとも所定個数(M個)よりなり、

前記第3のスイッチ素子群に供給する前記内分比制御信号により、K個(但しKは0~M)の前記第3のスイッチ素子をオンとし、

前記第5のスイッチ素子群に供給する前記内分比制御信号の相補信号により、M-K個の前記第5のスイッチ素子をオンとし、

前記第1の入力信号と前記第2の入力信号間のタイミング差を、前記タイミング差のM分の1を単位として、前記Kの値で、内分した位相に対応する遅延時間の信号を出力し、前記Kの値を可変することで内分比が可変される、ことを特徴とする請求項11記載のクロック制御回路

【請求項14】前記インターボレータが、前記第1及び第2の入力端子からそれぞれ入力される第1及び第2の入力信号を入力としてれらの信号の論理演算結果を出力する論理演算回路と、

電源と内部ノード間に接続され、前記論理演算回路の出 30 力信号をゲート入力とする第1導電型MOSトランジス タと、

前記内部ノードに入力端が接続され、前記内部ノード電 位としきい値との大小関係が反転した場合に、出力論理 値を反転させる、バッファ回路と、

前記内部ノードと接地間に、前記第1の入力信号をゲート入力とし定電流源で駆動される第2導電型MOSトランジスタと、前記インターボレータ制御回路からの内分比制御信号でオン・オフ制御されるスイッチ素子とからなる直列回路が、複数個、並列に接続され、

前記内部ノードと接地間に、前記第2の入力信号をゲート入力とし定電流源で駆動される第2導電型のMOSトランジスタと、前記インターボレータ制御回路からの内分比制御信号でオン・オフ制御されるスイッチ素子とからなる直列回路が、複数個、並列に接続され、

前記内部ノードと接地間には、スイッチ素子と容量とからなる直列回路が、複数個、並列に接続され、前記スイッチ素子の制御端子に接続される周期制御信号にて前記スイッチ素子がオン・オフされ、前記内部ノードに付加する容量値が可変される、ことを特徴とする請求項11

記載のクロック制御回路。

【請求項15】前記インターボレータが、前記第1の入力端子からの入力信号又はその反転信号がそれぞれの制御端子に共通に入力され、互いに並列に配置された第1のスイッチ素子群と、前記内分比制御信号が制御端子にそれぞれ入力され、互いに並列に配置された第2のスイッチ素子群と、を高位側電源と内部ノード間に2段縦積みし、

前記内分比制御信号が制御端子にそれぞれ入力され、互いに並列に配置された第4のスイッチ素子群と、前記第2の入力端子からの入力信号又はその反転信号がそれぞれの制御端子に共通に入力され、互いに並列に配置された第4のスイッチ素子群と、を前記内部ノードと低位側電源間に2段縦積みし、

前記第2の入力端子からの入力信号又はその反転信号が それぞれの制御端子に共通に入力され、互いに並列に配置された第5のスイッチ素子群と、前記内分比制御信号 の相補信号が制御端子にそれぞれ入力され、互いに並列 に配置された第6のスイッチ素子群と、を前記高位側電 源と前記内部ノード間に2段縦積みし、

前記内分比制御信号の相補信号が制御端子にそれぞれ入力され、並列に配置された第7のスイッチ素子群と、前記第2の入力端子からの入力信号又はその反転信号がそれぞれの制御端子に共通に入力され、互いに並列に配置された第8のスイッチ素子群と、を前記内部ノードと前記低位側電源間に2段縦積みし、

前記内部ノードと前記低位側電源間には容量が接続され、

前記内部ノードに入力端が接続され、前記内部ノードの 電位としきい値との大小関係が反転した場合に、出力論 理値を反転させるバッファ回路を備えている、ことを特 徴とする請求項1又は2記載のクロック制御回路。

【請求項16】前記インターボレータが、高位側電源にソースが共通に接続され、前記第1の入力端子から入力される第1の入力信号をゲートに共通に入力するN個(ただし、Nは2以上の整数)のPチャネルMOSトランジスタ(「第1群のPチャネルMOSトランジスタ」という)と、

前記第1群のPチャネルMOSトランジスタのドレイン にソースがそれぞれ接続され、前記内分比制御信号をそれぞれゲートに入力し、ドレインが内部ノードに共通に接続されているN個のPチャネルMOSトランジスタ (「第2群のPチャネルMOSトランジスタ」という) と、

前記内部ノードにドレインが共通に接続され、前記内分比制御信号をそれぞれゲートに入力するN個のNチャネルMOSトランジスタ(「第1群のNチャネルMOSトランジスタ」という)と、

前記第1群のNチャネルMOSトランジスタのソースに 50 ドレインがそれぞれ接続され、前記第2の入力端子から (5)

30

8

入力される第2の入力信号をゲートに共通に入力し、ソースが低位側電源に共通に接続されているN個のNチャネルMOSトランジスタ(「第2群のNチャネルMOSトランジスタ」という)と、

前記高位側電源にソースが共通に接続され、前記第2の 入力信号をゲートに共通に入力するN個のPチャネルM OSトランジスタ(「第3群のPチャネルMOSトラン ジスタ」という)と、

前記第3群のPチャネルMOSトランジスタのドレイン にソースがそれぞれ接続され、前記内分比制御信号の相 10 補信号をそれぞれゲートに入力し、ドレインが内部ノードに接続されているN個のPチャネルMOSトランジスタ (「第4群のPチャネルMOSトランジスタ」という)と、

前記内部ノードにドレインが共通に接続され、内分比制 御信号の相補信号をそれぞれゲートに入力するN個のN チャネルMOSトランジスタ(「第3群のNチャネルM OSトランジスタ」という)と、

前記第3群のNチャネルMOSトランジスタのソースに ドレインがそれぞれ接続され、前記第1の入力信号をゲートに共通に入力し、ソースが低位側電源に共通に接続 されているN個のNチャネルMOSトランジスタ(「第 4群のNチャネルMOSトランジスタ」という)と、 を少なくとも備え、

前記内部ノードに接続される容量は、前記第1乃至第4群のPチャネルMOSトランジスタを介して充電され、前記第1乃至第4群のNチャネルMOSトランジスタを介して放電され、

前記内部ノードに入力端が接続された、正転又は反転型のバッファ回路を備え、前記バッファ回路の出力端子から前記インターボレータの出力信号が出力される、ことを特徴とする請求項1又は2記載のクロック制御回路。【請求項17】前記内部ノードと前記低電位電源間には、スイッチ素子と容量とからなる直列回路が、複数個、並列に接続されてなる容量・スイッチ回路を備え、前記容量・スイッチ回路の前記スイッチ素子の制御端子に接続される周期制御信号にて前記スイッチ素子がオン及びオフされ、前記内部ノードに付加する容量値が可変される、ことを特徴とする請求項15又は16記載のクロック制御回路。

【請求項18】前記第1及び第2の入力端子からそれぞれ入力される前記第1及び第2の入力信号を反転する第1、及び第2のインバータを備え、

前記第1のインバータの出力端が、前記第1群のPチャネルMOSトランジスタのゲートに共通に接続されるとともに、前記第4群のNチャネルMOSトランジスタのゲートに共通に接続され、

前記第2のインバータの出力端が、前記第3群のPチャネルMOSトランジスタのゲートに共通に接続されるとともに、前記第2群のNチャネルMOSトランジスタの 50

ゲートに共通に接続されている、ことを特徴とする請求 項16記載のクロック制御回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、クロック制御回路 に関し、特に、インターボレータを用いたクロック制御 回路に関する。

[0002]

【従来の技術】クロックで駆動される順序回路もしくは回路ブロック等にクロックを供給するクロック制御回路としては、PLL(位相同期ループ)回路、もしくはDLL(遅延同期ループ)回路が用いられているほか、さらに、PLL、DLLと、インターボレータ(内分回路)を組み合わせたものも知られている。

【0003】インターボレータを用いたクロック制御技 術について、いくつかの例を説明する。PLL回路を用 いて多相クロックPO~Pnを生成したものが、文献1 (ISSC 1993 p.p 160-161 Mark Horowitz et a 1. . "PLL Design for 500MB/s Interface") に記載さ れている。この文献1に記載された構成においては、図 16に示すように、PLL回路1510から、入力クロ ック1にそれぞれ位相同期した多相クロック信号PO~ Pnを出力し、多相クロック信号PO~Pnはスイッチ 1520に入力され、選択された隣り合う2つの信号 (偶位相 (even phase) と奇位相 (odd phase))が インターポレータ (phase interpolator) 1530に 入力され、インターポレータ1530において、2つの 入力信号の位相を内分した出力信号が出力される。イン ターポレータ1530に入力する信号対を選択するスイ ッチ1520は、偶位相 (even phase) セレクタと、 位相セレクタに選択制御信号を供給するシフトレジスタ と、奇位相 (odd phase) セレクタと位相セレクタに選 択制御信号を供給するシフトレジスタから構成されてい

【0004】上記文献1に記載されている構成において、インターボレータ1530は、二つの入力を受ける差動回路からなるアナログ構成よりなり、制御回路1540は、どちらの入力の位相が早いか監視し、アップダウンカウンタ(不図示)にカウント信号を出力するFSM(有限状態マシン)回路(不図示)と、アップダウンカウンタの出力をアナログ信号に変換するDA変換器(不図示)とを備え、DA変換器からインターボレータに偶数(even)/奇数(odd)位相に対する電流を供給する構成とされている。PLL回路1510は、位相比較回路、ループフィルタ、ループフィルタの電圧を制御電圧として入力する電圧制御発振器(VCO)、電圧制御発振器の出力を分周し位相比較回路に帰還入力する分周器からなり、VCOから多相クロックが出力される

o 【0005】また文献2(ISSCC 1997 p.p 332-333

S. Sidiropoulos and Mark Horowitz et al., "A se mi-digital delay locked loop with unlimited phas e shift capability and 0.08-400MHz operating rang e") には、図16のPLL回路のかわりに、DLL(De lay Lock Loop) 回路を用いて、入力クロックに同期 した多相クロック信号PO~Pnを出力し、多相クロッ ク信号P0~Pnはセレクタ (スイッチ) 1520に入 力され、隣り合う二つの信号がインターポレータ153 0 に入力され、位相を内分した信号が出力 OUT から出 力される構成が記載されている。制御回路1540は、 出力OUTと基準クロックとの位相差検出結果に基づ き、インターポレータ1530の内分比を可変制御する とともにセレクタ1520の切り替えを制御する。この インターポレータもアナログ回路で構成されている。 【0006】 [先願発明について] PLL回路等を用い た場合に生じる中心周波数変動、及び、帰還ループによ るジッタ等を無くし、位相誤差を特段に低減するクロッ ク制御回路を提供するため、本願出願人は、多相クロッ クP0~Pnを生成する多相クロック生成回路として、 逓倍用インターポレータを用いたクロック制御回路を、 特願2000-083579号で提案している。

【0007】図14を参照して、特願2000-083 579号(本願出願時未公開)で提案されているインタ ーポレータを用いたクロック制御回路についてその概略 を説明する。多相クロック生成回路210として逓倍用 インターポレータを用いて生成されたクロックPO~P nを、クロックセレクタ170と、微調用のインターボ レータ130で任意の位相に調整する。上記特願200 0-083579号に記載されているように、逓倍用イ ンターポレータは、入力クロックを分周して多相クロッ クを生成出力する分周器と、入力クロックの周期を検知 する周期検知回路と、分周器から出力される多相クロッ クを入力とし、該クロックを逓倍した多相クロックを生 成する多相クロック逓倍回路と、を備え、多相クロック 逓倍回路は、二つの入力のタイミング差を分割した信号 を出力する複数のタイミング差分割回路と、二つのタイ ミング差分割回路の出力をそれぞれ多重化して出力する 複数の多重化回路とを備え、複数のタイミング差分割回 路は、同一位相のクロックを入力とするタイミング差分 割回路(インターポレータ)と、相隣る位相の二つのク ロックを入力とするタイミング差分割回路を備えて構成 される。なお、本発明において、多相クロック生成回路 210としては、逓倍用インターポレータに限定される ものではなく、任意の構成であってよい。本願明細書で は、上記特願2000-083579号で提案されてい る逓倍用インターボレータの説明の詳細は省略する。

【0008】クロックセレクタ170は、多相クロック を受けて、クロックセレクタ170は、例えば現在選択 生成回路210からの多相クロックP0~Pnのうち、 しているクロック信号P1よりも一つ前の(ただし、P 制御回路200から出力される制御信号S(「クロック -1はPnとされる)位相のクロック信号P0と、もと 選択制御信号」という)に基づき、互いに隣合う、奇位 50 のクロック信号P1との間の位相差(タイミング差)を

相信号と偶位相信号を対として選択して、インターポレータ130に供給する。

【0009】インターポレータ130は、制御回路200から出力される制御信号Cとその相補信号CBに基づき、二つの入力信号の位相差(タイミング差)を内分した時間で規定される伝搬遅延(propagation delay)時間tpdの信号を出力する。制御信号Cとその相補信号CBは、インターポレータ130の内分比を制御する信号であり、「内分比制御信号」ともいう。

【0010】制御回路200は、インターポレータ13 0 に内分比制御信号C/CBを供給する回路として、不 図示のシフトレジスタを有する。そして、制御回路20 0は、不図示の基準クロックとインターポレータ130 の出力クロックとの位相を比較する位相比較回路からの 出力信号(位相比較結果信号)を受けて、インターポレ ータ130の出力信号の基準クロックに対する位相の進 み/遅れ具合に応じて、位相の進み/遅れを補償すべ く、インターポレータ130における、二つの入力のタ イミング差の分割値(内分比)を可変させるための内分 20 比制御信号C/CBを出力する。内分比制御信号Cの相 補信号である制御信号 CBは、制御回路200内で生成 するかわりに、制御回路200から出力される制御信号 Cのそれぞれを、インバータで反転したものを、信号C Bとして、インターポレータ130に供給するようにし てもよい。

【0011】また制御回路200は、クロックセレクタ170にクロック選択制御信号Sを供給する回路として、いずれも図示されないカウンタとデコーダ回路を有し、インターボレータ130の内分比の設定が上限又は下限(エンドボイント)に達したことを検出した状態で、なおも、インターボレータ130の出力クロックの基準クロックに対する位相の進み/遅れを調整する必要がある場合には、内分比の設定範囲(レンジ)を別のレンジに切替えるため、位相の進み又は遅れに応じて、クロックセレクタ170に対して出力するクロック選択制御信号Sの設定値を切替える。クロックセレクタ170は、値が切替えられたクロック選択制御信号Sを受けて、インターボレータ130に対して出力するクロック対の組合せを切り替える。

【0012】例えば、クロックセレクタ170において、多相クロックP0~Pn(各クロック間の位相差は、360°/(n+1))のうちP1とP2の組を選択しており、インターボレータ130の出力信号と基準信号(基準クロック)との位相差から、インターボレータ130の出力信号の位相をさらに進める必要がある場合には、制御回路200からのクロック選択制御信号Sを受けて、クロックセレクタ170は、例えば現在選択しているクロック信号P1よりも一つ前の(ただし、P-1はPnとされる)位相のクロック信号P0と、もとのクロック信号P1との間の位相差(タイミング差)を

内分するように、クロック出力を切り替えて、インター ポレータ130に供給する。一方、インターポレータ1 30の出力の位相をさらに遅らせる必要がある場合に は、制御回路200からの選択制御信号Sを受けて、ク ロックセレクタ170は、現在選択しているクロック信 号P2よりも一つ遅れた位相(ただし、Pn+lはP0 とされる)のクロック信号P3と、もとの信号P2との 間の位相差(タイミング差)を内分するように、クロッ ク信号対を切り替えて、インターポレータ130に供給 する制御を行う。

【0013】多相クロックP0~Pnの添え字nを、2 m-1 (多相クロックの相数は2m)とすると、クロッ クセレクタ170は、奇位相クロックP0、P2、P 4、…、P2m-2のうちの一つを、制御回路200か らのクロック選択制御信号Sで選択する第1のセレクタ (不図示) と、偶位相クロックP1、P3、P5、…、 P2m-1のうちの一つを、制御回路200からのクロ ック選択制御信号Sで選択する第2のセレクタ(不図 示)とを備え、インターポレータ130に供給される奇 位相、偶位相のクロック出力対の組み合わせとしては、 (P0, P1), (P2, P1), (P2, P3), ... 等、位相が互いに隣合うクロック対となるように、制御 回路200が、クロック出力の切り替え制御を行う。 [0014]

【発明が解決しようとする課題】ところで、図14に示 すクロック制御回路において、クロックセレクタ170 に対してクロック選択制御信号Sを供給するカウンタと デコーダ回路を含む制御回路200において、多相クロ ックの相数が多くなると、デコード回路の回路規模が増 大する。デコーダ回路等に工夫が必要であると、本願発 30 明者は認識した。

【0015】制御回路200において、その回路の規模 の縮減を図るとともに、ノイズ等のエラー耐性を有する 制御回路の実現が必要であることを、本願発明者は認識 した。

【0016】したがって、本発明が解決しようとする課 題は、回路規模の縮減を図るクロック制御回路を提供す ることにある。

[0017]

【課題を解決するための手段】上記課題を解決するため 40 の手段を提供する本発明は、その一つのアスペクト(as pect) において、カウント方向がアップとダウンに切り 替え自在とされ、カウント値として2N通りのNビット の信号を出力するとともに、前記Nビットの信号の各ビ ットを反転してなるNビットの反転信号を出力するリン グカウンタと、前記リングカウンタから出力される前記 Nビットの信号と前記Nビットの反転信号とからなる2 Nビットの信号を入力し、前記2Nビットの信号に対し て、1ビットを反転することで、前記2Nビットの信号 の両端の2Nビット目と1ビット目とが互いに相隣るも 50 ップフロップの入力に伝搬され、保持状態の場合、前記

のとして、前記2Nビットのうちの少なくとも相隣る2 つのビットが第1の値とされ、残りのビットが第2の値 とされるデコード信号を出力するデコード回路と、互い に位相がずれている複数のクロック信号を入力し、前記

12

デコード回路から出力される前記デコード信号をクロッ ク選択制御信号として入力し、前記複数のクロック信号 の中から選択されたクロック信号対を出力するクロック セレクタと、前記クロックセレクタから出力されるクロ

ック信号対を、第1及び第2の入力端子より入力し、入 10 力される内分比制御信号で設定される内分比にで、前記 クロック信号対の位相差を内分した時間に対応した遅延

時間のクロック信号を出力端子より出力するインターポ レータと、前記インターボレータから出力されるクロッ

ク信号と基準クロックとの位相を比較する位相比較回路 と、前記位相比較回路から出力される位相比較結果信号

を入力し、前記位相比較結果信号と、前記インターポレ ータの前記第1、第2の入力端子に入力されるクロック

信号の位相の順・逆の関係とに基づきシフト方向が可変 される、シフトレジスタよりなり、前記インターポレー

20 タにおける内分比を設定する前記内分比制御信号を、前

記インターボレータに対して供給するインターボレータ 制御回路と、を備えている。

【0018】本発明は、別のアスペクト(aspect)にお いて、前記インターポレータ制御回路は、前記インター ポレータの内分比が上限値又は下限値(「端部」とい う)に達した場合、端部であることを示すフラグ信号を アクティブ状態とし、前記インターポレータ制御回路か ら前記端部であることを示すフラグ信号がアクティブ状 態のとき、前記位相比較回路からの位相比較信号に基づ き前記リングカウンタに供給するアップ、ダウン信号を

生成する回路を備える。 【0019】本発明は、さらに別のアスペクト(aspec t) において、前記リングカウンタが、N段のフリップ フロップと、前記N段のフリップフロップのそれぞれに 対して設けられ、前記各フリップフロップへの入力信号 を供給するN個の論理回路と、を備え、前記各論理回路 は、アップ、ダウン、及び保持をそれぞれ指示するアッ プ信号、ダウン信号、及び保持信号と、前記N段のフリ ップフロップの各出力信号とを入力し、アップカウント の場合、最終段のフリップフロップの出力の反転信号が 初段のフリップフロップに対応する論理回路を介して前 記初段のフリップフロップに帰還入力され、クロックに よるシフト動作時、前記各論理回路を介して、前段のフ リップフロップの出力の状態が後段のフリップフロップ の入力に伝搬され、ダウンカウントの場合、初段のフリ ップフロップの出力の反転信号が最終段のフリップフロ ップに対応する論理回路を介して前記最終段のフリップ フロップに帰還入力され、クロックによるシフト動作 時、後段のフリップフロップの出力の状態が前段のフリ

各論理回路に対応するフリップフロップの出力信号を前記各論理回路に対応するフリップフロップの入力に供給する制御を行う。

[0020]本発明において、デコード回路は、前記Nビットの信号と前記Nビットの各ビットを反転した信号よりなる2Nビット幅の信号のうち、第Iビットと第I+1ビット(ただし、Iは、1、2、 \sim N、なおIが2Nの場合、2N+1は1となる)の信号をそれぞれ入力とする2N個の論理積回路で構成される。

【0021】本発明において、インターボレータ制御回 10 路は、それぞれが、インターポレータの内分比を設定す る内分比制御信号を出力する複数の単位回路を有し、前 記複数の単位回路のうち一端の前記単位回路の出力がド ミノ方式で他端の単位回路の出力として伝搬する、構成 とされている。より詳しくは、インターポレータ制御回 路は、複数段(M段)のフリップフロップと、前記位相 比較回路から出力されるアップ信号とダウン信号と、前 記フラグ生成回路から出力される前記フラグ信号の値に 基づき、左シフト、右シフト、及び保持の信号を生成す る制御信号生成回路と、M個の制御論理回路と、を少な 20 くとも備え、1段目とM段目の両端を除くM-2個の前 記各制御論理回路は、前記制御信号生成回路から出力さ れる左シフト、右シフト、及び保持の信号を入力し、M ビットの出力信号のうち、前記各制御論理回路に対応す る出力信号と、前記出力信号に相隣る二つの出力信号と を入力し、入力した前記各出力信号の値と、シフト方向 とに応じて出力論理値を決定して対応する段のフリップ フロップのデータ入力端子に供給し、1段目とM段目の 前記制御論理回路は、前記制御信号生成回路から出力さ れる左シフト、右シフト、及び保持の信号を入力し、端 30 部の前記制御論理回路に対応する出力信号と、前記出力 信号に相隣る一つの出力信号と、固定電位とを入力し、 とれらの出力信号と、シフト方向に応じて出力論理値を 決定して対応する段のフリップフロップのデータ入力端 子に供給し、1段目を除く各段のフリップフロップの出 力には、論理和回路がそれぞれ設けられており、前記各 論理和回路には、対応する段の前段の出力信号と、対応 する段の前記フリップフロップの出力とが入力され、1 段目のフリップフロップの出力信号、及び、2段目以降 の各段に対応する前記各論理和回路の出力信号が、前記 40 内分比制御信号として、出力される。

【0022】本発明において、前記インターボレータは、第1、第2の入力端子と一つの出力端子を少なくとも有し、前記第1及び第2の入力端子から入力される第1及び第2の入力信号の所定の論理演算結果を出力する論理回路と、第1の電源と内部ノード間に接続され、前記論理回路の出力信号を制御端子に入力端が接続され、前記内部ノード電位としきい値との大小関係が反転した場合に、出力論理値を反転させるバッファ回路と、を備

14

え、前記内部ノードと第2の電源間には、第1の定電流源と、前記第1の入力信号でオン・オフ制御される第2のスイッチ素子と、前記インターボレータ制御回路からの内分比制御信号でオン・オフ制御される第3のスイッチ素子と、からなる直列回路が、複数個、並列に接続され、前記内部ノードと前記第2の電源間には、第2の定電流源と、前記第2の入力信号でオン・オフ制御される第4のスイッチ素子と、前記インターボレータ制御回路からの内分比制御信号でオン・オフ制御される第5のスイッチ素子と、からなる直列回路が、複数個、並列に接続されている。

【0023】本発明において、前記インターポレータ は、前記第1の入力端子からの入力信号又はその反転信 号がそれぞれの制御端子に共通に入力され、互いに並列 に配置された第1のスイッチ素子群と、前記内分比制御 信号が制御端子にそれぞれ入力され、互いに並列に配置 された第2のスイッチ素子群と、を高位側電源と内部ノ ード間に2段縦積みし、前記内分比制御信号が制御端子 にそれぞれ入力され、互いに並列に配置された第4のス イッチ素子群と、前記第2の入力端子からの入力信号又 はその反転信号がそれぞれの制御端子に共通に入力さ れ、互いに並列に配置された第4のスイッチ素子群と、 を前記内部ノードと低位側電源間に2段縦積みし、前記 第2の入力端子からの入力信号又はその反転信号がそれ ぞれの制御端子に共通に入力され、互いに並列に配置さ れた第5のスイッチ素子群と、前記内分比制御信号の相 補信号が制御端子にそれぞれ入力され、互いに並列に配 置された第6のスイッチ素子群と、を前記高位側電源と 前記内部ノード間に2段縦積みし、前記内分比制御信号 の相補信号が制御端子にそれぞれ入力され、並列に配置 された第7のスイッチ素子群と、前記第2の入力端子か らの入力信号又はその反転信号がそれぞれの制御端子に 共通に入力され、互いに並列に配置された第8のスイッ チ素子群と、を前記内部ノードと前記低位側電源間に2 段縦積みし、前記内部ノードと前記低位側電源間には容 量が接続され、前記内部ノードに入力端が接続され、前 記内部ノードの電位としきい値との大小関係が反転した 場合に、出力論理値を反転させるバッファ回路を備えて いる。以下の説明でも明らかとされるように、上記課題 は、特許請求の範囲の各請求項に記載される発明によっ ても、同様にして、解決される。

[0024]

【発明の実施の形態】本発明の実施の形態について説明する。本発明に係るクロック制御回路は、その好ましい一実施の形態において、アップ信号とダウン信号に基づき、カウント方向を切り替え、Nビットの信号と、前記Nビットの各ピットを反転したNビットの相補信号を出力するリングカウンタ(図1の100)と、リングカウンタ(図1の100)からの2Nビットの出力信号を入50 力し、2N通りの入力信号のそれぞれに対して、1ビッ

トを反転することで、2 Nビットの信号の両端の2 Nビ ット目と1ビット目とが互いに相隣るものとして、前記 2 Nビットのうちの少なくとも相隣る2つのビットが第 1の値とされ、残りのビットが第2の値とされる、デコ ード信号を出力するデコード回路(図1の160)と、 等間隔の位相差の複数 (2 N個) のクロックを入力し、 デコード回路(図1の160)から出力されるデコード 信号をクロック選択信号Sとして入力し、クロック選択 信号Sで選択されたクロック対を出力するクロックセレ クタ(図1の170)と、クロックセレクタ(図1の1 70)から出力されるクロック対を第1、第2の入力端 子より入力し、該クロック対の位相差を内分した時間に 対応する遅延時間のクロック信号を出力するインターボ レータ(図1の130)と、インターポレータ(図1の 130)の第1、第2の入力端子に入力されるクロック 信号の位相の順・逆の関係に基づき、シフト方向が可変 されるシフトレジスタよりなり、インターポレータ(図 1の130)における内分比を設定するインターボレー タ制御回路(図1の120)と、を備えている。

15

【0025】本発明の一実施の形態において、好ましくは、リングカウンタ(図1の100)の2Nビットの出力信号を入力して想定外のパタンであるか比較し、前記想定外のパタンを検出時、これを許容されているパタンに置き換えて出力する想定外救済回路(図1の150、図7(a)参照)を備え、エラー耐性を向上している。【0026】本発明の一実施の形態において、好ましくは、リングカウンタ(図1の100)の2Nビットの出力信号のパタンに対応した値とされるフラグ信号(JBTFLG)を生成するフラグ生成回路(図1の150、図7(b)参照)を備え、フラグ信号(JBTFLG)がインターボレータ制御回路(図1の120)に入力され、インターボレータ(図1の130)の第1、第2の入力端子に入力されるクロック信号の位相の順・逆の関係を通知する。

【0027】本発明の一実施の形態において、リングカ ウンタ (図1の100) は、N段のフリップフロップ (図6の10、20、30)と、これらN段のフリップ フロップのそれぞれに対して設けられ、各フリップフロ ップのデータ入力端子への入力信号を供給するN個の論 理回路(図6の11~14、21~24、31~34) と、を備えている。各論理回路(図6の11~14、2 1~24、31~34)は、アップ、ダウン、及び保持 をそれぞれ指示するアップ信号(F_UP)、ダウン信 号(F_DN)、及び保持信号(図6の一致検出回路4 0の出力信号)と、N段のフリップフロップ(図6の1 0、20、30)の各出力信号とを入力し、アップカウ ントの場合、最終段のフリップフロップの出力の反転信 号が初段のフリップフロップに対応する論理回路を介し て前記初段のフリップフロップに帰還入力され、クロッ クによるシフト動作時、前記各論理回路を介して、前段 50

のフリップフロップの出力の状態が後段のフリップフロップの入力に伝搬され、ダウンカウントの場合、初段のフリップフロップの出力の反転信号が最終段のフリップフロップに対応する論理回路を介して前記最終段のフリップフロップに帰還入力され、クロックによるシフト動作時、後段のフリップフロップの出力の状態が前段のフリップフロップの入力に伝搬され、保持状態の場合、前記各論理回路に対応するフリップフロップの出力信号を前記各論理回路に対応するフリップフロップの入力に供給する、制御を行う。

【0028】本発明の一実施の形態において、デコード 回路(図10160)は、Nビットの信号とNビットの 各ビットを反転した信号よりなる2Nビット幅の信号の うち、第1ビットと第1+1ビット(ただし、1は、1、2、 \sim N、なお1が2Nの場合、2N+1は1となる)の信号をそれぞれ入力とする2N個の論理積(AN D)回路で構成される。

【0029】本発明の一実施の形態において、インターボレータ制御回路(図1の120)は、それぞれが、内分比制御信号(C)を出力する複数の単位回路(図9のフリップフロップ1210~1215と、制御論理回路1202~1207)を有し、複数の単位回路のうちーの前記単位回路の出力がドミノ方式で次段の単位回路の出力として伝搬する、構成とされている。すなわち、一つの単位回路から伝搬された信号と、次段の前記単位回路のフリップフロップの出力との論理和(OR)演算結果が、次段の前記単位回路の出力信号として、出力される。

【0030】より詳細には、インターボレータ制御回路 (図1の120)は、複数段 (M段) のフリップフロッ プを備え、インターポレータの出力と基準クロックとの 位相を比較する位相比較回路(図1の110)から出力 されるアップ信号とダウン信号及び想定外救済及びフラ グ生成回路(150)から出力されるフラグ信号(JB TFLG)の値に基づき、左、右シフト、及び保持の信 号を生成する制御信号発生回路(図9の1201)と、 M個の制御論理回路(図9の1202~1207)と、 を備え、端部を除くM-2個の各制御論理回路(図9の 1203~1206)は、左シフト、右シフト、及び保 持の信号を入力し、対応する出力信号Ciと、出力信号 Ciに相隣る出力信号Ci-1、Ci+1を入力し、シフト 方向に応じて出力論理値を決定して、対応するフリップ フロップのデータ入力端子に供給し、端部の制御論理回 路(図9の1202、1207)は、前記左シフト、右 シフト、及び保持の信号を入力し、対応する出力信号C i と、相隣る一つの出力信号Ci-1又はCi+1と、固定 電位を入力し、シフト方向に応じて出力論理値を決定し て、対応するフリップフロップのデータ入力端子に供給 する。初段(1段目)を除く各段のフリップフロップの 出力には、論理和(OR)回路が設けられており、各論

30

理和回路には、対応する段の前段の出力信号と、対応す る段のフリップフロップの出力とが入力され、1段目の フリップフロップ (図9の1210) の出力信号 (C 0)、及び、2段目以降の各段に対応する前記各論理和 回路の出力信号 (C1~C5) が、内分比制御信号とし て、出力される。

【0031】本発明の一実施の形態において、インター ボレータ制御回路(120)は、インターボレータ(1 30)の内分比が上限値又は下限値(「端部」という) に達した場合、端部であることを示すフラグ信号(EN DFLG)の値をアクティブ状態とする回路(図9の1 231、1232)を備えている。

【0032】本発明の一実施の形態において、インター ポレータ制御回路(120)から、前記端部であること を示すフラグ信号(ENDFLG)がアクティブ状態の とき、位相比較回路(図1の110)からの位相比較結 果信号に基づき、リングカウンタ(図1の100)に供給 するアップ、ダウン信号を生成するアップ・ダウン制御 回路(図1の140)を備えている。

【0033】本発明の一実施の形態において、インター ポレータは、立ち上がり、又は立ち下がりの一方のエッ ジのタイミング差(位相差)を内分する構成として、図 13を参照すると、第1及び第2の入力端子からそれぞ れ入力される第1及び第2の入力信号の所定の論理演算 結果を出力する論理回路(ORO1)と、第1の電源と 内部ノード(N31)間に接続され、前記論理回路の出 力信号を制御端子に入力とする第1のスイッチ素子(M P01)と、内部ノード(N31)に入力端が接続さ れ、前記内部ノード電位としきい値との大小関係が反転 した場合に、出力論理値を反転させるバッファ回路(Ⅰ NV03)と、を備え、内部ノード(N31)と第2の 電源間には、第1の定電流源と、第1の入力信号でオン ・オフ制御される第2のスイッチ素子と、前記インター ポレータ制御回路からの内分比制御信号でオン及びオフ 制御される第3のスイッチ素子と、からなる直列回路 が、複数個、並列に接続され(スイッチ素子MN22と MN21、MN24とMN23、MN26とMN25の 各直列回路の並列接続体)、内部ノードと前記第2の電 源間には、第2の定電流源と、前記第2の入力信号でオ ン及びオフ制御される第4のスイッチ素子と、前記イン ターボレータ制御回路からの内分比制御信号の相補信号 でオン及びオフ制御される第5のスイッチ素子と、から なる直列回路が、複数個、並列に接続される(スイッチ 素子MN28とMN27、MN30とMN29、MN3 2とMN31の各直列回路の並列接続体)構成とされ る。

[0034] 本発明の一実施の形態において、インター ポレータは、クロック信号の立ち上がり、立ち下がりの 両エッジのタイミング差(位相差)を内分する構成とし て、図15を参照すると、第1の入力端子からの入力信

18 号(IN1)又はその反転信号が制御端子に共通入力さ れ、並列に配置された第1のスイッチ素子群(MP20 ,~MP20。)と、内分比制御信号(C0~Cn-1)がそれぞれ制御端子に入力され、並列に配置された 第2のスイッチ素子群(MP21、~MP21。)とを 高位側電源(VDD)と内部ノード(N101)間に2 段縦積みし、第2の入力端子からの入力信号(IN2) 又はその反転信号が制御端子に共通入力され、内分比制 御信号(C0~Cn-1)がそれぞれ制御端子に入力さ 10 れ、並列に配置された第3のスイッチ素子群(MN21 、~MN21。)と、並列に配置された第4のスイッチ 素子群(MN20」~MN20。)と、を内部ノード (N101)と低位側電源(VSS)間に2段縦積み し、第2の入力端子からの入力信号(IN2)又はその 反転信号が制御端子に共通入力され、並列に配置された 第5のスイッチ素子群 (MP10, ~MP10。)と、 内分比制御信号の相補信号(CBO~CBn-1)がそ れぞれ制御端子に入力され、並列に配置された第6のス イッチ素子群(MPll、~MPll。)と、を高位側 電源(VDD)と内部ノード(N101)間に2段縦積 みし、内分比制御信号の相補信号(CBO~CBn-1)がそれぞれ制御端子に入力され、並列に配置された 第7のスイッチ素子群 (MN111~MN11n)と、 第2の入力端子からの入力信号又はその反転信号が制御 端子に共通入力され、並列に配置された第8のスイッチ 素子群(MN10」~MN10』)と、を内部ノード (N101) と低位側電源(VSS)間に2段縦積み し、内部ノード(N101)に入力端が接続され、内部 ノード(N101)の電位としきい値との大小関係が反 転した場合に、出力論理値を反転するバッファ回路(B

【0035】本発明の一実施の形態におけるインターポ レータにおいて、内部ノードと第2電源(低電位電源) 間には、スイッチ素子と容量とからなる直列回路が、複 数個、並列に接続され(図13のMN11とCAP1 1, MN12&CAP12, MN13&CAP13, M N14とCAP14、MN15とCAP15の各直列回 路の並列接続体)、スイッチ素子(図13のMN11~ MN15)の制御端子に接続される周期制御信号(例え ばクロック周期の検知回路等から出力されるか、あるい は手動で設定してもよい)にてスイッチ素子(MN11 ~MN15)がオン及びオフされ、前記内部ノードに付 加する容量値が可変され、これにより、広い周波数範囲 のクロック信号の位相調整に対応できる構成としてもよ

[0036]

UF101)を備える。

【実施例】上記した本発明の実施の形態についてさらに 詳細に説明すべく、本発明の実施例について図面を参照 して説明する。まず、本発明の実施例で用いられるイン 50 ターボレータの構成の一例について説明しておく。図1

3は、本発明の一実施例で用いられるインターポレータ (図1の130)の構成の一例を示す図である、図13 を参照すると、このインターボレータは、第1、第2の 入力信号IN1、IN2を入力とする論理和回路OR0 1と、ソースが電源VDDに接続され、ドレインが内部 ノードN31に接続され、論理和回路OR01の出力信 号をゲートに入力するPチャネルMOSトランジスタM P01と、内部ノードN31に入力端が接続され、出力 端から出力信号を出力するインバータINVO3と、内 部ノードN31にドレインが共通接続され、インターポ 10 レータ制御回路120からの制御信号C(C0、C1、 C2) がそれぞれゲートに接続されオン・オフ制御され る第1群のスイッチ素子をなす、NチャネルMOSトラ ンジスタMN21、MN23、MN25と、Nチャネル MOSトランジスタMN21、MN23、MN25のソ ースにドレインがそれぞれ接続され、ソースが定電流源 IO にそれぞれ接続され、第1の入力信号 IN1をゲー トに共通に入力するNチャネルMOSトランジスタMN 22、MN24、MN26と、内部ノードN31にドレ インが共通接続され、インターポレータ制御回路120 20 からの制御信号CB(CB0、CB1、CB2)がそれ ぞれゲートに接続されオン・オフ制御されるNチャネル MOSトランジスタMN27、MN29、MN31と、 NチャネルMOSトランジスタMN27、MN29、M N31のソースにドレインがそれぞれ接続され、ソース が定電流源10にそれぞれ接続され、第2の入力信号Ⅰ N2をゲートに共通に入力するNチャネルMOSトラン ジスタMN28、MN30、MN32と、を備えてい

は、NチャネルMOSトランジスタよりなるスイッチ素 子と容量の直列回路(MN11とCAP11、MN12 ¿CAP12、MN13¿CAP13、MN14¿CA P14、MN15とCAP15)が並列に接続されてお り、NチャネルMOSトランジスタMN11~MN15 のゲートに接続する周期制御信号にて、NチャネルMO SトランジスタMN11~MN15がオン、オフされ、 内部ノードN31に付加する容量が決められる。CAP 11~15は、容量値がC、2C、4C、8C、16C とされ、NチャネルMOSトランジスタMN11~15 のゲートに供給される周期制御信号は、不図示の周期検 知回路等にて検出されるクロック周期に対応した値が設 定される。なお、周期制御信号は、スイッチ等からマニ ュアル (手動) で設定してもよい。また、内部ノードN 3 1 に付加される容量の容量値は固定であってもよい。 この場合、インターポレータの構成において、スイッチ 素子と容量 (MN11とCAP11、MN12とCAP 12, MN13&CAP13, MN14&CAP14, MN15とCAP15)の並列回路を省いた構成とされ る。

【0038】並列のNチャネルMOSトランジスタ(M N21, MN23, MN25, MN27, MN29, M N31)の1個のトランジスタに流れる電流(ドレイン 電流)は I (定電流源 I。の電流値)であり、インバー タINV03の出力が反転するしきい値電圧をVとし て、しきい値電圧Vまでの電荷の変動量をCVとする。 また第1のスイッチ群をなすNチャネルMOSトランジ スタMN21、MN23、MN25のゲートに入力され る制御信号C(C0~C2)と、第2のスイッチ群をな すNチャネルMOSトランジスタMN27、MN29、 MN31のゲートに入力される制御信号CB(CB0~ CB2)とは相補であるものとする。例えばNチャネル MOSトランジスタMN21、MN23、MN25のゲ ートに入力される制御信号Cが、"100"のとき、Nチ ャネルMOSトランジスタMN27、MN29、MN3 1のゲートに入力される制御信号CBは、"011"とさ れる。制御信号CとCBの組合せは、3個並列のスイッ チ素子(NMOSトランジスタ)を2組、計6個備える 構成の場合、下記のようなものとなる。

[0039]

制御信号C 相補信号CB

"000" "111" "001" "110" "100" "111" "000"

が定電流源IOにそれぞれ接続され、第2の入力信号I [0040]入力信号IN1、IN2がともにLowレN2をゲートに共通に入力するNチャネルMOSトラン ベルとされ、論理和回路OR01の出力がLowレベルとされ、論理和回路OR01の出力がLowレベルとされ、PチャネルMOSトランジスタMP01を介して、内部ノードN31は、電源VDD側から充電されたは、NチャネルMOSトランジスタよりなるスイッチ素子と容量の直列回路(MN11とCAP11、MN12 だは、IN2がHighレベルに立ち上がる場合の動作とCAP12、MN13とCAP13、MN14とCA

【0041】まずインターポレータ130における二つ の入力信号IN1、IN2の位相差の内分比が上限値の 場合(出力信号の遅延時間が最小)について説明する。 制御信号Cは"111"、その相補信号である制御信号CB は"000"とされる。入力信号 IN1を共通にゲート入力 とするNチャネルMOSトランジスタMN22、MN2 4、MN26に接続する第1のスイッチ群をなすNチャ ネルMOSトランジスタMN21、MN23、MN25 はいずれもオンとされ、入力信号IN2を共通にゲート 入力とするNチャネルMOSトランジスタMN28、M N30、MN32に接続する第2のスイッチ群をなすN チャネルMOSトランジスタMN27、MN29、MN 31はいずれもオフとされる。このため、6並列のNチ ャネルMOSトランジスタMN22、MN24、MN2 6、MN28、MN30、MN32のうち入力信号IN を共通にゲートに入力とする3個のNチャネルMOSト 50 ランジスタMN22、MN24、MN26が入力信号1

N1の立ち上がりでオンする。各定電流源の電流をIと して、入力信号INIがHighレベルになってから、 インバータINVO3の出力が反転するまでの時間T

(3)は、次式(1)で与えられる。 $[0042]T(3) = CV/(3 \cdot I)$...(1) 【0043】制御信号Cにより第1のスイッチ群のn個 (n < 3) がオンとされる場合、すなわち制御信号C が"011"、"001"、あるいは"000"の場合、入力信号 I N 1のHighレベルへの遷移タイミングから時間T(た だし、Tは、入力信号IN1とIN2の立ち上がりエッ ジのタイミング差)の間、入力信号 IN1をゲートに共 通に入力とするNチャネルMOSトランジスタMN2 2、MN24、MN26のうち、n個のNチャネルMO Sトランジスタがオンし、n・I・Tの電荷が放電さ れ、つづいて、入力信号IN2がHighレベルに遷移 することで、入力信号IN2をゲートに共通に入力とす るNチャネルMOSトランジスタMN28、MN30、 MN32のうち(3-n)個のNチャネルMOSトランジ スタがオンし、n+3-n=3、すなわち、全体で、3 個のNチャネルMOSトランジスタがオンし、内部ノー 20 ドN31に残存する電荷 (CV-n·I·T) を、(3) ・I)で放電し、時間(CV-n・I・T)/(3・ I)で、インバータINVO3の出力が反転する(Lo wレベルからHighレベルとなる)。

[0044] よって、入力信号 [N 1 が H i g h レベル になってから、インバータINVO3の出力が反転する までの時間(伝搬遅延時間)T(n)は、次式(2)で 与えられる。

[0045]

 $T(n) = T + (CV - n \cdot I \cdot T) / (3 \cdot I)$ $=CV/(3 \cdot I) - (n/3) T + T$ $= T (3) + (3-n) / 3 \cdot T \cdots (2)$ 【0046】上式(2)に示すように、n(n=0、 1、2、3)の値(制御信号Cの値)によって、入力信 号IN1とIN2のタイミング差Tの3等分を単位に、 nで規定される値で内分した時間に対応する遅延時間T (n)の出力信号が得られる。すなわち、制御信号C (CB) の設定により、nを可変することで、入力信号 IN1とIN2の間のタイミング差を、分解能1/3で 分割(内分)した任意の位相の出力信号が得られる。と のようなインターポレータを「3刻みのインターポレー タ」ともいう。例えばn=3が内分比の下限(インター ポレータの出力信号の遅延時間はT(3)で最小)、n = 0 が内分比の上限(インターポレータの出力信号の遅

【0047】なお、図13において、3個並列のMOS トランジスタMN21、23、25、3個並列のMOS トランジスタMN27、29、31をそれぞれN個並列 とし、N刻みのインターポレータを構成することができ

延時間はT(3)+Tで最大)とする。

論理Oの制御信号Cと、その相補信号CBとが、N個の 並列の2組のトランジスタ群(トランジスタMN21、 23、25と、MN27、29、31に対応する) にそ れぞれ入力される場合、入力信号IN1とIN2の時間 差をTとして、遅延時間T(n)は、次式(3)で与え

22

[0048]

られる。

 $T(n) = CV/(N \cdot I) - (n/N) T + T$ $=T(N) + (N-n)/N \cdot T \qquad \cdots (3)$

【0049】図13に示したインターボレータの回路構 成は、入力信号IN1、IN2の立ち上がり遷移のタイ ミング差Tを内分した時間に対応する遅延時間の出力信 号を生成するものであるが、入力信号IN1、IN2の 立ち下がり遷移のタイミング差Tを内分した時間に対応 する遅延時間の出力信号を生成するインターボレータ は、OR回路の代わりに、NAND回路を備え、入力信 号IN1、IN2をインバータで反転した信号が、Nチ ャネルMOSトランジスタMN21、MN23、MN2 5とNチャネルMOSトランジスタMN27、MN2 9、MN31のゲートに入力される。なお、内部ノード に接続されるインバータINVO3は、適用されるアプ リケーションの論理に応じて、正転バッファであっても よいことは勿論である。

【0050】次に、インターボレータに対して入力信号 IN1、IN2 (図13参照) として供給されるクロッ ク対の位相の順・逆と、内分比制御信号C、CBの関係 について説明しておく。

【0051】前述した通り、例えば図14に示す構成の クロック制御回路において、多相クロックP0~Pnの 30 添え字nを2m-1 (多相クロックの相数は2m)とす ると、クロックセレクタ170は、奇位相クロックP O、P2、P4、…、P2m-2のうちの一つを、制御 回路200からのクロック選択制御信号で選択する第1 のセレクタと、偶位相クロックP1、P3、P5、…、 P2m-1のうちの一つを、制御回路200からのクロ ック選択制御信号Sで選択する第2のセレクタと、を備 え、位相差を内分するインターボレータ130に供給さ れる奇位相、偶位相のクロック出力対の組み合わせとし ては、(P0、P1)、(P2、P1)、(P2、P 3)、…等、位相が互いに隣合うクロック対となるよう に、制御回路200が、クロック出力の切り替え制御を

【0052】例えばクロックセレクタ170で(P0、 P1)のクロック信号対(P1はP0よりも時間差T遅 れている)を選択しており(インターボレータ130の 入力信号 IN1と IN2の位相は順(正)の関係にあ る)、インターポレータ130において、(P0、P 1) の時間差Tの内分比を、上式(3)で、n=0とし ている場合(制御信号Cは、"000…0"とその相補信号C る。このとき、nビットが論理1、(N-n)ビットが 50 Bは"111…1"となる)、さらにインターポレータの出力

信号の位相を遅らせる場合には、クロックセレクタ17 0で、(P2、P1)のクロック信号対を選択する。と の場合、図13において、入力信号IN1には、クロッ クP O のかわりに、P 1 よりも位相の遅れたクロックP 2が供給され、入力信号 IN2には、もとのクロックP 1が供給される。すなわち、クロックセレクタ170で (P2、P1)のクロック信号対が選択された場合、イ ンターポレータの第2の入力端子に入力される入力信号 IN2(図13参照)の方が、第1の入力端子に入力さ れる入力信号 IN1 (図13参照) よりも位相がすすん 10 でいる(インターポレータ130の入力信号 IN1と I N2の位相は(P0、P1)の場合と逆の関係)。この ため、入力信号IN1をゲート入力とするNチャネルM OSトランジスタMN22、MN24、MN26に接続 する第1のスイッチ群をなすNチャネルMOSトランジ スタMN21、MN23、MN25に供給される制御信 号としては、位相の遅れた入力信号に対応する制御信号 を供給し、入力信号IN2をゲート入力とするNチャネ ルMOSトランジスタMN28、MN30、MN32に 接続する第2のスイッチ群をなすNチャネルMOSトラ ンジスタMN27、MN29、MN31には位相の進ん だ入力信号に対する制御信号を供給する。クロックセレ クタ170で(P2、P1)のクロック信号対が選択さ れた場合、制御信号 CBの全ビットが論理 1 (制御信号 Cは全ピットが論理0)で、インターポレータ130の 内分比の下限(との内分比設定レンジでのインターボレ ータの出力信号の遅延時間は最小)、制御信号C Bの全 ビットが論理O(制御信号Cは全ビットが論理1)でイ ンターボレータ130の内分比の上限(この内分比設定 レンジでのインターボレータの出力信号の遅延時間は最 30 大)となる。一方、クロックセレクタ170で(P0、 P1)のクロック信号対が選択された場合、制御信号C の全ビットが論理1 (制御信号CBは全ビットが論理 0)で、インターポレータ130の内分比の下限(イン ターボレータの出力信号の遅延時間は最小)、制御信号 Cの全ビットが論理 O (制御信号CBは全ビットが論理 1)でインターポレータ130の内分比の上限(この内 分比設定レンジでのインターボレータの出力信号の遅延 時間は最大)となる。

【0053】クロックセレクタ170でクロック信号対 40 (P2、P1)を選択する場合と、クロック信号対 (P0、P1)を選択している場合とでは、インターボレータ130の入力信号IN1、IN2の位相の進み、遅れの関係が入れ替わり、インターボレータ130の内分比を設定するために第1、第2群のスイッチ素子の供給される制御信号C、CBの論理が入れ替わる。クロック対が変更される際に、インターボレータの内分比の制御信号C/CBの設定が交換(スワップ)される。すなわち、インターボレータ130の二つの入力端子とクロックセレクタ170の二つの出力端子の接続は切替えず、50

制御回路200では、クロック選択の切換に連動して、 との制御信号C、CBの論理の交換を行っている。後述 するように、本発明の一実施例においては、フラグ信号 JBTFLGの値に基づき、インターボレータに内分比 制御信号を供給する制御回路での制御信号C/CBの設 定論理の交換の制御を行っている。

【0054】図1は、本発明に係るクロック制御回路の 一実施例の全体の回路構成を示す図である。図1を参照 すると、このクロック制御回路は、基準信号(Ref) とインターボレータ130の出力信号(OUT)の位相 差を比較検出する位相比較回路110と、位相比較回路 110から出力される位相比較結果信号をなすアップ信 号UP、ダウン信号DNを入力し、信号ENDFLGが アクティブのとき、リングカウンタ100に対してアッ プ信号F_UP、ダウン信号F_DNを出力するアップ ・ダウン信号制御回路140と、アップ信号F_UP、 ダウン信号 F_DNを入力とするリングカウンタ100 と、想定外救済及びフラグ生成回路150と、想定外救 済及びフラグ生成回路150の出力を入力し、デコード 信号を出力するデコード回路160と、多相クロックを 入力とし、一対のクロックを出力するクロックセレクタ 170と、インターポレータ130と、位相比較回路1 10からのアップ信号UP、ダウン信号DNを入力しイ ンターボレータ130の内分比を制御する制御信号Cと その相補信号CB、及び、内分比が端点(上限又は下 限) あることを示す信号ENDFLGを出力するインタ ーポレータ制御回路120と、を備えている。アップ・ ダウン信号制御回路140は、インターポレータ制御回 路120から出力される信号ENDFLGがアクティブ 状態であるときに、位相比較回路110からのアップ信 号UP、ダウン信号DNを、アップ信号F_UP、ダウ ン信号F_DNとしてリングカウンタ100に出力する ゲート制御を行う。

【0055】図1に示す例では、クロックセレクタ170には、図2に示すような6相クロック(CK0~CK5)が供給される。なお、クロックセレクタ170に入力される6相クロックは、基準クロック(Ref)を一旦分周し分周信号を逓倍して多相クロックを生成する逓倍用インターボレータ(特願2000-083579号参照)を用いて生成してもよいし、これ以外にも、PLL回路のVCO出力等、任意の多相クロック生成回路を用いることができる。

【0056】リングカウンタ100は、3ビットの信号(カウンタを構成する3個のフリップフロップの正転出力)と、3ビットの信号を反転した信号(カウンタを構成する3個のフリップフロップの反転出力)を出力する

【0057】図1において、アップ・ダウン信号制御回路140、リングカウンタ100、想定外救済及びフラ 50 グ生成回路150、デコード回路160、インターボレ (14)

ータ制御回路120が、図14の制御回路200を構成している。本実施例において、6相クロックは、任意の構成の多相クロック生成回路(図14の210)を用いて生成される。なお、本発明において、多相クロックとしては、6相クロックに限定されるものでないことは勿論である。

【0058】図12は、図1のクロックセレクタ170 の構成の一例を示す図である。図12を参照すると、と のクロックセレクタ170は、6相クロックCKO~C を入力とし、出力が共通接続されて出力端子CKOlに 接続されている3つのトライステートバッファ171、 173、175と、6相クロックのうちの奇位相のクロ ックCK1、CK3、CK5を入力とし、出力が共通接 続されて出力端子CKO2に接続されている3つのトラ イステートパッファ172、174、176と、を備え ている。トライステートバッファ171、173、17 5、172、174、176の出力イネーブル端子に は、クロック選択制御信号S0~S5がそれぞれ入力さ れ、クロック選択制御信号の値が例えば論理1のとき、 出力イネーブル状態とされ、クロック選択制御信号の値 が論理0のとき、出力ディスエーブル(出力はハイイン ピーダンス状態)とされる。クロックセレクタ170か らは、偶位相のクロックCKO、CK2、CK4の一つ が出力端子CKO1から出力され、偶位相に隣接する位 相の奇位相のクロックが出力端子CKO2から出力され る。なお、クロックセレクタ170は、クロック選択制 御信号SO~S5に基づき、クロック対を選択出力する ものであればよく、図12に示した構成に限定されるも のではない。

【0059】次に、本発明の一実施例におけるデコード回路160の構成について説明する。図4には、2進表示で3ビットで表される6通りの信号から6通りの6ビットの信号(クロック選択制御信号)を生成するデコード回路160は、リングカウンタ100を構成する3個のフリップフロップから出力される3ビット信号(FF1,2,3)と、その反転信号(FF1,2,3)と、その反転信号(FF1,2,3(反転))の計6ビットを入力し、デコード結果信号の6ビット信号S0~S5を生成するものであり、この符40号変換は、3ビットとその反転信号の6ビットのうち1ビットのみを反転するだけで、デコード結果信号を得ることができ、回路規模を効率化している。

【0060】図4に示すように、3ビット信号(FF1,2,3)とその反転信号(FF1,2,3(反転))の6ビット入力パタン "000 111" に対して、デコード結果であるクロック選択制御信号"000110"の場合、6ビット入力パタンの右端の1ビットを反転するだけでよい。

【0061】次の行の"100 011" →"000011"の場合

(矢印はデコード結果を示す)、6ビット入力パタンの 左端の1ビットを反転するだけでよい。

【0062】第3行の"110 001" →"100001"の場合、 6ビット入力バタンの左から2ビット目を反転するだけ でよい。

【0063】第4行の"111 000" →"110000" の場合、6ビット入力パタンの左から3ビット目を反転するだけでよい。

のクロックセレクタ170は、6相クロックCK0~C 【0064】第5行の"011 100" →"011000" の場 K5のうちの偶位相のクロックCK0、CK2、CK4 10 合、6ビット入力パタンの左から4ビット目を反転する を入力とし、出力が共通接続されて出力端子CKO1に だけでよい。

【0065】同様にして、第6行の"001 110" →"001 100" の場合、6ビット入力パタンの左から5ビット目を反転するだけでよい。

【0066】第7行の"000 111" →"000110" の場合、6ビット入力パタンの左から6ビット目(右端)を反転するだけでよい。第7行は第1行と同一である。

【0067】図5は、図4に真理値表を示したデコード 回路160(図1参照)の構成の一例を示す図である。 20 図5において、FF01、FF02、FF03は、リングカウンタを 構成する3段のフリップフロップの正転出力端子Qの出 力信号であり、FF01B、FF02B、FF03Bはリングカウンタ を構成する3段のフリップフロップの反転出力端子QB の出力信号である。

【0068】図5を参照すると、デコード回路160 (図1参照)は、6ビットのクロック選択制御信号(S 0, S1, S2, S3, S4, S5)について、例えば、以下の論 理構成とされる。

[0069] S0=AND (FF01, FF02)

30 S1 = AND (FFO2, FFO3)

S2 = AND (FFO3, FFO1B)

S3 = AND (FFO1B, FFO2B)

S4 = AND (FFO2B, FFO3B)

S5 = AND (FFO3B, FFO1)

【0070】すなわち、デコード回路160は、6個の2入力AND回路という簡易な構成とされる。半導体集積回路上での実際の回路構成は、図5に示すように、基本セルをなすNAND回路とインバータINVで構成される。

【0071】 I番目の2入力NAND回路は、3ビットの信号(FF01、FF02、FF03)と、反転信号(FF01B、FF02B、FF03B)よりなる6ビット幅の信号(FF01、FF02、FF03、FF01B、FF02B、FF03B)のうち、第 I ビットと第 I + 1 ビット(ただし、I は、1、2、~N、なお I が 2 Nの場合、2 N+1 は 1 となる)の信号をそれぞれ入力とする。

[0072]図6は、本発明の一実施例において、デコード回路(図1の160)の入力端子に供給される3ビットの信号とその反転信号を生成するリングカウンタ1500(図1参照)の構成の一例を示す図である。このリ

ングカウンタ100(図1参照)は、アップ信号F_U Pとダウン信号F_DNとを制御信号として入力し、カ ウント方向が、アップ又はダウンに切替自在とされてお り、さらに、アップ信号F_UPとダウン信号F_DN がともにアクティブ (又はともにインアクティブ) のと き、保持状態とされる。

27

【0073】より詳細には、図6を参照すると、このリ ングカウンタ100は、3つのD型のフリップフロップ 10、20、30を備え、フリップフロップ10、2 0、30の出力(正転出力)からは6通りのパタンの3 10 フリップフロップ30のデータ入力端子Dに供給され ビット信号が出力され、フリップフロップ10、20、 30の反転出力からは、3ビット信号の反転信号が出力 される。

【0074】フリップフロップ10に対して、3つのフ リップフロップの10、20、30の出力信号、カウン タのアップ動作を規定するアップ信号F_UP、カウン タのダウン動作を規定するダウン信号F_DN、F_U PとF_DNの一致を検出する一致検出回路40の出力 信号とを入力とし、リングカウンタのアップカウント/ る第1の論理回路を備えている。この第1の論理回路 は、F_UPとフリップフロップ30の出力Qの反転を 入力とするNAND回路11と、一致検出回路40の出 力とフリップフロップ10の出力を入力とするNAND 回路12と、フリップフロップ20の出力とF_DNを 入力とするNAND回路13と、NAND回路11~1 3の出力を入力とするNAND回路14と、を備え、N AND回路14の出力がフリップフロップ10のデータ 入力端子Dに供給される。

リップフロップの10、20、30の出力信号、カウン タのアップ動作を規定するアップ信号F_UP、カウン タのダウン動作を規定するダウン信号F_DN、F_U PとF_DNの一致を検出する一致検出回路40の出力 信号を入力とし、リングカウンタのアップカウント/ダ ウンカウント、ホールドの動作状態を規定する第2の論 理回路を備えている。この第2の論理回路は、F_UP とフリップフロップ10の出力Qを入力とするNAND 回路21と、一致検出回路40の出力とフリップフロッ プ20の出力を入力とするNAND回路22と、フリッ プフロップ30の出力とF_DNを入力とするNAND 回路23と、NAND回路21~23の出力を入力とす るNAND回路24と、を備え、NAND回路24の出 力がフリップフロップ20のデータ入力端子Dに供給さ れる。

【0076】フリップフロップ30に対して、3つのフ リップフロップの10、20、30の出力信号、カウン タのアップ動作を規定するアップ信号F_UP、カウン タのダウン動作を規定するダウン信号F_DN、F_U PとF_DNの一致を検出する一致検出回路40の出力 50 る。フリップフロップ10、20、30の正転出力

を入力とし、リングカウンタのアップカウント/ダウン カウント、ホールドの動作状態を規定する第3の論理回 路を備えている。この第3の論理回路は、F_UPとフ リップフロップ20の出力Qを入力とするNAND回路 31と、一致検出回路40の出力とフリップフロップ3 0の出力を入力とするNAND回路32と、フリップフ ロップ10の出力とF_DNを入力とするNAND回路 33と、NAND回路31~33の出力を入力とするN AND回路34と、を備え、NAND回路34の出力が

【0077】図6に示したリングカウンタの動作につい て説明する。例えば各フリップフロップ10、20、3 0の出力Qがすべて論理0であり、アップ信号F_UP が論理1のとき、NAND回路11の出力は論理0とな り、NAND回路14の出力は論理1となり、クロック F__CLKでフリップフロップ10は論理1を出力す る。このときフリップフロップ20、30のデータ入力 端子Dには論理0とされ、フリップフロップ20、30 ダウンカウント、ホールド(保持)の動作状態を規定す 20 は論理0を出力し、フリップフロップ10、20、30 の正転出力は、"100"となる。

> 【0078】フリップフロップ10の出力FF01が論 理1となった結果、NAND回路21の出力は論理0と なり、NAND回路24は論理1を出力する。クロック F_CLKでフリップフロップ10は論理1を出力す る。フリップフロップ10、20、30の正転出力 は、"110"となる。

【0079】フリップフロップ20の出力FF02が論 理1となった結果、NAND回路31の出力は論理0と 【0075】フリップフロップ20に対して、3つのフ 30 なり、NAND回路34は論理1を出力する。クロック F__CLKでフリップフロップ30は論理1を出力す る。フリップフロップ10、20、30の正転出力 は、"111"となる。

> 【0080】フリップフロップ30の出力FF03が論 理1となった結果、NAND回路11の出力は論理1と なり、NAND回路14は論理0を出力する。クロック F_CLKでフリップフロップ10は論理0を出力す る。フリップフロップ10、20、30の正転出力 は、"011"となる。

【0081】フリップフロップ10の出力FF01が論 理0となった結果、NAND回路21の出力は論理1と なり、NAND回路24は論理0を出力する。クロック F_СLKでフリップフロップ20は論理0を出力す る。フリップフロップ10、20、30の正転出力 は、"001"となる。

【0082】フリップフロップ20の出力FF02が論 理Oとなった結果、NAND回路31の出力は論理1と なり、NAND回路34は論理0を出力する。クロック F__CLKでフリップフロップ30は論理0を出力す

は、"000"となる。

【0083】信号F_DNが論理 I (F_UPが論理 0) のとき、パタンのシフト方向は、信号F_UPが論 理1のときと逆になる。NAND回路33の出力は論理 Oとなり、NAND回路34が論理1となる。クロック F_CLKでフリップフロップ30は論理1を出力す る。フリップフロップ10、20、30の正転出力 は、"001"となる。

29

【0084】フリップフロップ30の出力FF03が論 理1となった結果、NAND回路23の出力は論理0と なり、NAND回路24は論理1を出力する。クロック F_CLKでフリップフロップ20は論理1を出力す る。フリップフロップ10、20、30の正転出力 は、"011"となる。

【0085】フリップフロップ20の出力FF02が論 理1となった結果、NAND回路13の出力は論理0と なり、NAND回路14は論理1を出力する。クロック F_CLKでフリップフロップ10は論理1を出力す る。フリップフロップ10、20、30の正転出力 は、"111"となる。

【0086】フリップフロップ10の出力FF01が論 理1となった結果、NAND回路33の出力は論理1と なり、NAND回路34は論理0を出力する。クロック F CLKでフリップフロップ30は論理0を出力す る。フリップフロップ10、20、30の正転出力 は、"110"となる。以下クロックが入力されるたびに、" 100"、"000"と推移する。

【0087】信号F_DNと信号F_UPの値が一致す るとき、XNOR (eXclusive NOR) 回路よりなる一致 検出回路40の出力が論理1となり、NAND回路1 2、22、32を介して、フリップフロップ10、2 0、30の正転出力端子Qの値が、フリップフロップ l 0、20、30のデータ入力端子Dにそれぞれ帰還さ れ、クロックF_CLKの立ち上がりで、フリップフロ ップ10、20、30はデータ入力端子Dの信号をサン プル出力するため、フリップフロップ10、20、30 は状態を保持する。

【0088】前述したように、図6に示したリングカウ ンタの3ビット出力パタン (FF01, FF02, FF03) には、 パタン"010"、"101"は存在しない。ノイズ等により、想 40 定外のパタン"010"、"101"が生じた場合、このパタン を、出現が許可されているパタンのうちのいずれかに設 定するととで、救済を行っている。

[0089]次に、図1の想定外救済及びフラグ生成回 路150について詳細に説明する。想定外救済及びフラ グ生成回路150のうちの想定外救済回路は、想定外バ タンの3ビット信号"010"を、"000"に変換し、想定外パ タンの3ビット信号"101"を"111"に変換する(図4参 照)。

グ生成回路150の想定外救済回路の構成の一例を示す 図である。図7(a)を参照すると、この想定外救済回 路50は、フリップフロップ10の正転出力端子Qの信 号をインバータ [NV]で反転した信号FF011と、フリ ップフロップ20の正転出力端子Qの信号FFO2と、フリ ップフロップ30の正転出力端子Qの信号をインバータ INV3で反転した信号FFO3Iとを入力とし、これらが すべて論理1のとき、論理0を出力するNAND回路5 1と、フリップフロップ10の反転出力端子QBの信号 10 をインバータINV2で反転した信号FFO1BIと、フリッ プフロップ20の反転出力端子QBの信号FF02Bと、フ リップフロップ30の反転出力端子QBの信号をインバ ータINV4で反転した信号FFO3BIとを入力とし、これ らがすべて論理1のとき、論理0を出力するNAND回 路52と、フリップフロップ20の出力信号とNAND 回路52の出力信号を入力とするNAND回路53と、 NAND回路53の出力信号とNAND回路52の出力 信号とを入力とし、信号FFO2DCを出力するNAND回路 54とを備えている。

【0091】次に、との想定外救済回路50の動作につ 20 いて説明する。フリップフロップ10、20、30の正 転出力端子Qの3ビット信号が、"010"のとき、NAN D回路51は論理0を出力し、NAND回路53は論理 1を出力し、NAND回路52の出力である論理1を反 転した論理0が、NAND回路54から、FFO2DCとして 出力される。フリップフロップ10、20、30の正転 出力端子Qの3ビット信号が、"101"のとき、NAND 回路52の出力は論理0となり、NAND回路54か ら、FFO2DCに論理1が出力される。

【0092】想定外救済回路50を備えた場合、図6に 30 示したリングカウンタにおいて、NAND回路13、N AND回路22、NAND回路31に入力される信号 は、FFO2の代わりに、想定外救済回路50の出力信号FF O2DCが用いられる。

【0093】想定外救済回路50を備えたことで、リン グカウンタ100の出力として、想定外のビットパタン が出力された場合でも、これを出現が許可されたビット パタンに置き換えてデコード回路160に供給するた め、クロックセレクタ170によるクロック対の選択 と、インターボレータ130による位相調整動作を、的 確に行うことができる。一方、想定外救済回路50を具 備しない場合、想定外のパタンがデコード回路160に そのまま入力されることになり、デコード回路160の デコード結果がいかなるものとなるか保証されない可能 性もあることから、位相調整が正しく行えない可能性も

【0094】図7(b)は、図1の想定外救済及びフラ グ生成回路150のフラグ生成回路の構成を示す図であ る。図7(b)を参照すると、フラグ生成回路は、フラ [0090]図7(a)は、図1の想定外救済及びフラ 50 グ信号JBTFLG(インターボレータ制御回路120 に入力される)を生成する。図4に示すように、クロッ クの選択が切り替わるどとに、信号JBTFLGの値は 反転する(偶数番目、奇数番目と順に切り替わる)。図 7(a)のリングカウンタのフリップフロップ10、2 0、30の出力信号FFO1I、FFO2B、FFO3Iを入力とする NAND回路55と、FF01I、FF02を入力とするNAN D回路56と、FF01B、FF02、FF03Iを入力とするNAN D回路57と、NAND回路55、NAND回路56、 及びNAND回路57の出力を入力とし入力信号の否定 論理積をJBTFLGとして出力するNAND回路58 と、を備えている。

31

【0095】とのフラグ生成回路の動作について説明す る。フリップフロップ10、20、30の正転出力Qに ついてみると、"000"、"011"、"110"のとき、それぞれ NAND回路55、56、57の出力が論理0となり、 JBTFLGの値は論理1となり、フリップフロップ1 0、20、30の正転出力Qが、"100"、"111"、"001" のとき、JBTFLGの値は論理0となる(図4に示し た真理値表参照)。

【0096】図8は、図7(a)に示した想定外救済回 20 路50の出力信号FF02DCと、リングカウンタ100を構 成するフリップフロップ10、30の正転出力Qと、反 転出力QBをそれぞれインバータで反転した信号FF01 I、FF01BI、FF03I,FF03BIを入力とするデコード回路 (図1の160)の構成を示す図である。図8を参照す ると、このデコード回路は、図5に示した回路構成と は、FF02DCを入力とするNAND3、NAND4の入力 端子が反転(負論理)である点が相違している。なお、 図7(a)に示すように、リングカウンタを構成するフ リップフロップの出力がインバータで反転されていると とから、図8のデコード回路の入力端子の信号接続形態 の順番は、図5に示したものと相違している。ただし、 その論理は、図5に示したものと同一である。

[0097] SO=AND (FFO1BI, FFO2DC)

S1=AND (FFO2DC, FFO3BI)

S2 = AND (FFO3BI, FFO1I)

S3=AND(FFO1I, 反転(FFO2DC))

S4=AND(反転(FFO2DC), FFO3I)

S5= AND (FFO3I, FFO1BI)

【0098】図9は、図1のインターポレータ制御回路 120の構成の一例を示す図である。なお、図1のイン ターボレータ130が6刻みのインターボレータよりな り、インターポレータ制御回路120は、制御信号C (内分比制御信号) として6ビットの信号をインターボ レータ130に供給するものとする。

【0099】図9を参照すると、このインターポレータ 制御回路120は、制御信号発生回路1201と、D型 フリップフロップ1210~1215と、D型フリップ フロップ1210~1215に対応して設けられてお

タ入力端子Dに、それぞれ、出力O1が接続されている 制御論理回路1202~1207を備えている。なお、 図9において、基本セルをなすNOR回路1221とN OR回路1221の出力端に入力端が接続されているイ ンバータ1222よりなる論理回路は、OR回路として 機能する。

【0100】各フリップフロップ1210、1211、 1212、1213、1214、1215の出力端子Q はインターポレータ130(6刻みのインターポレー タ)の内分比を制御する6本の制御信号C0~C5とし て出力され、インターポレータ130には、制御信号C 0~C5を、それぞれ不図示のインバータで反転した信 号制御信号CBO~CB5が、図1の制御信号Cとその 相補信号CBとして供給される。

【0101】制御信号発生回路1201は、位相比較回 路110からの位相比較結果信号であるS_UP(図1 のUP)、S_DN(図1のDN)、フラグ生成回路1 50から供給される、選択クロックの組み合わせに対応 した信号JBTFLG、及び、信号C0と信号C5とを 入力し、右シフト、左シフト、保持を指示する制御信号 Right(右)、Left(左)、Hold(保持) を出力する。信号C5が"0"、信号C0が"1"のとき、 選択されたクロック対における内分比は、その下限又は 上限に達しているため、制御信号Cの生成において、必 要とされるリセット動作が行われる。制御信号発生回路 1201では、フラグ信号JBTFLGの値が論理1と 論理0では、アップ信号(S_UP)に対応するシフト 方向を相違させる制御を行っており、ダウン信号(S_ DN) についても、同様とされる。

【0102】制御論理回路1202~1207は、制御 信号発生回路1201から出力される制御信号Righ t、Left、Holdを入力し、さらに自制御論理回 路に対応する内分比制御信号と、該内分比制御信号の一 側又は両側に隣接する内分比制御信号とを入力し、これ らの信号をデコードした結果を、出力端子O1から出力 し、対応するD型フリップフロップのデータ入力端子D に供給する。

【0103】制御論理回路1202~1207は、6つ の入力端子 11~16と一つの入力端子を有し、その構 成はいずれも同一とされ、例えば入力端子 I 1、 I 2、 入力端子【3、14、入力端子】5、16にそれぞれ入 力が接続された3つの2入力NAND回路と、3つの2 入力NAND回路の出力を入力とし出力が出力端子O1 に接続されている3入力NAND回路を備えて構成され

【0104】端部の制御論理回路1202は、制御信号 Left、Hold、Rightを入力端子Il、I 3、 I 5 にそれぞれ入力し、対応する出力信号C0と、 隣接する信号Clを、入力端子I4、I2から出力し、 り、各D型フリップフロップ1210~1215のデー 50 入力端子I6がグランド電位に固定されており、出力端

(18)

子〇1は、対応するD型フリップフロップ1210のデータ入力端子Dに接続されている。

33

【0105】制御論理回路1203は、制御信号Left、Hold、Rightを入力端子I1、I3、I5にそれぞれ入力し、対応する出力信号(内分比制御信号)C1と、出力信号C1に隣接する出力信号C2、C0を、入力端子I4、I2、I6から入力し、出力端子O1は、対応するD型フリップフロップ1211のデータ入力端子Dに接続されている。

【0106】制御論理回路1204、1205、1206は、制御信号Left、Hold、Rightを入力端子I1、I3、I5に入力し、それぞれ、出力信号C2とC2に隣接する出力信号C3、C1、出力信号C3とC3に隣接する信号C2、C4、出力信号C4とC4に隣接する出力信号C3、C5を、入力端子I4、I2、I6から入力し、出力端子O1は、それぞれ、対応するD型フリップフロップ1212、1213、1214のデータ入力端子Dに接続されている。

【0107】端部の制御論理回路1207は、制御信号 Left、Hold、Rightを入力端子I1、I 3、I5に入力し、対応する出力信号C5と、C5の一つ前の信号C4を、入力端子I4、I6から出力し、入力端子I2が電源電位VDDに固定されており、出力端子O1は、対応するD型フリップフロップ1215のデータ入力端子Dに接続されている。

[0108] 出力信号C0は、フリップフロップ1211の出力とともに、NOR回路1221とインバータ1222からなるOR回路に入力され、インバータ1222から出力信号C1が出力される。

【0109】出力信号C1は、フリップフロップ1212の出力とともに、NOR回路1223とインバータ1224からなるOR回路に入力され、インバータ1224から出力信号C2が出力される。

【0110】出力信号C2は、フリップフロップ1213の出力とともに、NOR回路1225とインバータ1226からなるOR回路に入力され、インバータ1226から出力信号C3が出力される。

【0111】出力信号C3は、フリップフロップ121 4の出力とともに、NOR回路1227とインバータ1 228からなるOR回路に入力され、インバータ122 40 8から出力信号C4が出力される。

【0112】出力信号C4は、フリップフロップ1215の出力とともに、NOR回路1229とインバータ1230からなるOR回路に入力され、インバータ1230から出力信号C5が出力される。

【0113】インターポレータ130の内分比を可変させる6ビット制御信号C0~C5は"1"連続と"0"連続の組み合わせよりなり、フリップフロップ1210~1215のシフトレジスタで生成される。

【0114】図9の回路の基本動作は、アップ信号、ダ 50 らにアップ信号が入力されると、内分比のレンジのさら

ウン信号に応じて、制御信号C0~C5における"0"と"1"の境界を右又は左にシフトさせていく。

【0115】制御信号C0~C5(内分比制御信号) は、"1"連続と、"0"連続の信号よりなり、"1"と"0" の境界をシフトさせる構成に加え、"1"を出力する最も 高い段のフリップフロップから、より後段のフリップフ ロップへ、"1"を、ドミノ倒し(将棋倒し)式に伝搬さ せていく構成により、制御信号を生成している。 図9を 参照すると、出力信号(内分比制御信号) C O が論理 1 10 のとき、この信号COの値は、OR回路(1221、1 222)を介して出力信号C1に伝搬され、さらにOR 回路(1223、1224)を介して出力信号C2に伝 搬され、同様にして、OR回路(1225、122 6)、OR回路(1227、1228)、OR回路(1 229、1230) を介して、出力信号C3、C4、C 5に伝搬される。かかる構成により、信号COが論理1 であるときは、信号C1、C2、C3、C4、C5も論 理1であることを保証している。

【0116】前述したように、多相クロックのクロック 選択の組み合わせにより、シフトレジスタのシフト方向 が変わる。

【0117】図10は、本発明の一実施例におけるイン ターポレータ制御回路120(図1、図9等参照)から 出力される制御信号Cのバタンの一例を示す図である。 図10を参照すると、内分比を制御する信号C0~C5 が例えば"000000"の状態で、クロックセレクタ170の クロック対の選択が行われ、インターポレータ制御回路 120では、アップ信号の入力により、制御信号Cを左 方にシフトされ("1"が左に伝搬)、"000001"となる。 以下同様にして、インターポレータ制御回路120にア ップ信号が入力されると、インターポレータ制御回路1 20から出力される制御信号C0~C5は、"011111"か ら"11111"に変化し、なおも、インターポレータ制御回 路120にアップ信号が入力された場合には、インター ボレータ制御回路120の内分比がその下限又は上限 (端部) にあることから、内分比のレンジの切替え、す なわち、クロックセレクタ170でのクロック対の切替 えが行われる。このとき、フラグJBTFLGの値も切 替わる。

【0118】 この場合、切替えられたレンジで、さらに、インターボレータ制御回路120にアップ信号が入力された場合、インターボレータ制御回路120では、制御信号C0~C5を、"111111"から、"011111"、"001111"、"、"000001"、"000000"と変化させる。すなわち制御信号Cにおける"0"と"1"の境界は右にシフトする。このときのフラグJBTFLGの値は、アップ信号で左シフトした場合のフラグJBTFLGの値の相補値とされる。そして、インターボレータ制御回路120において、出力する制御信号Cが端部"000000"にあり、さらにアップ信号が入力されると、内分比のレンジのさら

なる切替え、すなわちクロックの切替が行われる。 【0119】図10を参照して説明したシフト方向の切 替え制御を、インターボレータ制御回路120の制御信 号発生回路1201、制御論理回路1202~1207 (図9参照)で行っている。すなわち、フラグJBTF LGの値により、アップ信号(S_UP)とダウン信号 (S_DN) による、シフトレジスタ (1210~12 15)のシフト方向(右シフト、左シフト)は逆とな り、制御信号発生回路1201では、信号C0、C5 と、フラグJBTFLG、アップ信号(S_UP)とダ 10 T(6)+(5/6)T、 ウン信号(S_DN)に基づき、シフトレジスタのシフ ト方向を制御する信号を出力する。また、制御信号発生 回路1201は、アップ信号(S_UP)とダウン信号 (S_DN)がともに論理1である場合には、保持信号 (Hold)を論理1とする。

【0120】インターポレータ制御回路120が生成す るENDFLGは、制御信号Cが、端部(内分比の下 限、上限)であるか、否かを示す信号であり、リングカ ウンタ100へのアップ、ダウン信号を生成するアップ ・ダウン信号制御回路140に、出力イネーブル信号 (ゲート信号)として供給される。アップ・ダウン信号 制御回路140は、ENDFLGが論理1のとき、リン グカウンタ100ヘアップ、ダウン信号を出力する。 【0121】インターボレータ制御回路120におい て、NOR回路1231とインバータ1232からなる OR回路は、出力信号COと、出力信号C5(反転)と を入力とし、フラグENDFLGを出力している。出力 信号C0(最下位ビット)が論理1("1")のとき、フ ラグENDFLGは論理1となり、また出力信号C5 (最上位ビット)が論理O("O")のとき、フラグEN DFLGは論理1となる。すなわち、出力信号COが論 理1のとき、出力信号C0~C5はいずれも論理1であ り、また、出力信号C5が論理Oのとき制御信号C1~ C5はいずれも論理0であり、いずれの場合も、インタ ーポレータ130の内分比の設定値の端部(下限又は上 限)に対応しており、フラグENDFLGは論理1とさ

【0122】例えば図3に示したタイミング図を参照し て説明すると、クロックセレクタ170 (図1参照) の 出力CKO1、CKO2として、多相クロックのうちクロック対 40 (CKO、CK1) (CKO1の方が位相が進んでいる)が選択さ れており(JBTFLGは論理O)、つづいて、クロッ クの切替により、クロック対(CK2、CK1)が選択された 場合、CKO2の方が位相が進んでおり、JBTFLGは論 理1とされる。

【0123】図1のインターポレータ130に、入力信 号IN1、IN2(図13参照)として入力されるクロ ック信号 (CK2, CK3) のうち、先に立ち上がる信号 (CK 2) を入力とするトランジスタ (例えば図13の入力信 号IN1をゲート入力とするトランジスタMN22~M 50

N26参照) に接続される第1のスイッチ群(例えば図 13のトランジスタMN21~MN25参照) に供給さ れる制御信号C0~C5が、"000000"から"000001"、"0 00011"、"000111"、~"111111"となると、インターポレ ータ130の出力信号の遅延時間は、

 $T(n) = CV/(N \cdot I) - (n/N) T + T$ $=T(N) + (N-n)/N \cdot T \cdots (4)$ より、

T(6) + T

T(6) + (4/6) T

T(6) + (3/6) T

T(6) + (2/6) T

T(6) + (1/6) T

T(6)

と短くなる。

【0124】制御信号C0~C5が、"111111"のとき、 インターポレータ130の内分比の端部であることか ら、インターポレータ制御回路120において、フラグ 20 ENDFLGが論理1とされ、位相比較回路110から のアップ信号がリングカウンタ100に伝達されて、デ コード回路160でデコードされ、クロックセレクタ1 70により、クロック対の切替が行われ、クロック信号 (CK2, CK1) が選択出力される。

【0125】この場合、インターポレータ140に入力 される2つの信号のうち先に立ち上がる入力信号が切替 わり(図13の入力信号IN2として入力されるクロッ クCK1)、 との信号を入力とするトランジスタ(図13 の入力信号 IN2をゲート入力とするトランジスタMN 28~MN32参照) に接続される第2のスイッチ群 (図13のトランジスタMN27~MN31参照)は、 内分比制御信号Cの相補信号CBによって制御される。 【0126】なおも、アップ信号がインターポレータ制 御回路120に入力されると、内分比制御信号C0~C 5は、"011111"と、"0"と"1"の境界が右にシフトさ れ、その相補信号である制御信号CB0~CB5は"100 000"とされ、さらなるアップ信号の入力により、内分比 制御信号C0~C5は"001111、~"000001"となり、C Bは"110000"、~"111110"となり、インターポレータ 1 30の出力信号OUTの入力信号IN2の立ち上がり遷 移からの遅延時間は、

T(6) + T

T(6) + (5/6) T

T(6) + (4/6) T

T(6) + (3/6) T

T(6) + (2/6) T

T(6) + (1/6) T

T(6)

と短くなる。

【0127】図9に示すインターポレータ制御回路12

(20)

○において、出力信号(内分比制御信号) C ○ ~ C 5 が すべて論理 ○ の場合において、制御信号 L e f t が論理 1 のとき(左シフト時)、制御論理回路 1 2 0 7 の出力 は論理 1 となり、フリップフロップ 1 2 1 5 のデータ入力端子 D に供給され、クロック S _ C L K の立ち上がりを受けて、N O R 回路 1 2 2 9 とインバータ 1 2 3 0 の 遅延時間後、出力信号 C 5 は論理 1 となる。

37

【0128】左シフト時、との出力信号C5を端子I2 に入力する制御論理回路1206の出力は論理Iとなり、フリップフロップ1214のデータ入力端子Dに供 10 給され、クロックS_CLKの立ち上がりを受けて、NOR回路1227とインバータ1280の遅延時間後、出力信号C4は論理1となる。

【0129】左シフト時、との出力信号C4を端子I2 に入力する制御論理回路1205の出力は論理1となり、フリップフロップ1213のデータ入力端子Dに供給され、クロックS_CLKの立ち上がりを受けて、NOR回路1225とインバータ1226の遅延時間後、出力信号C3は論理1となる。

【0130】左シフト時、との出力信号C3を端子I2 20 に入力する制御論理回路1204の出力は論理1となり、フリップフロップ1212のデータ入力端子Dに供給され、クロックS_CLKの立ち上がりを受けて、NOR回路1223とインバータ1224の遅延時間後、出力信号C2は論理1となる。

【0131】左シフト時、との出力信号C2を端子I2 に入力する制御論理回路1203の出力は論理1となり、フリップフロップ1211のデータ入力端子Dに供給され、クロックS_CLK立ち上がりを受けて、NO R回路1221とインバータ1222の遅延時間後、出 30 力信号C1は論理1となる。

【0132】左シフト時、この出力信号C1を端子I2 に入力する制御論理回路1202の出力は論理1となり、フリップフロップ1210のデータ入力端子Dに供給され、クロックS_CLKの立ち上がりを受けて、出力信号C0は論理1となる。制御信号C0が論理1のとき、出力信号C1~C5はすべて論理1となる。

【0133】出力信号C0~C5がすべて論理1の場合において、制御信号Rightが論理1のとき(右シフト)、制御論理回路1202の出力は論理0となり、フ 40リップフロップ1210のデータ入力端子Dに供給され、クロックS_CLKの立ち上がりを受けて、出力信号C0は論理0となる。

【0134】右シフト時("0"/"1"の境界が右にシフトする場合)、出力信号C0を端子I6に入力する制御論理回路1203の出力は論理Oとなり、フリップフロップ1211のデータ入力端子Dに供給され、クロックS_CLKの立ち上がりを受けて、NOR回路1221とインバータ1222の遅延時間後、出力信号C1は論理0となる。

【0135】右シフト時、この出力信号C1を端子I6 に入力する制御論理回路1204の出力は論理0となり、フリップフロップ1212のデータ入力端子Dに供給され、クロックS_CLKの立ち上がりを受けて、NOR回路1223とインバータ1224の遅延時間後、出力信号C2は論理0となる。

【0136】右シフト時、この出力信号C2を端子I6に入力する制御論理回路1205の出力は論理Oとなり、フリップフロップ1213のデータ入力端子Dに供給され、クロックS_CLKの立ち上がりを受けて、NOR回路1225とインバータ1226の遅延時間後、出力信号C3は論理Oとなる。

【0137】右シフト時、この出力信号C3を端子I6に入力する制御論理回路1206の出力は論理0となり、フリップフロップ1214のデータ入力端子Dに供給され、クロックS_CLKの立ち上がりを受けて、NOR回路1227とインバータ1228の遅延時間後、出力信号C4は論理0となる。

【0138】右シフト時、この出力信号C4を端子I60に入力する制御論理回路1207の出力は論理0となり、フリップフロップ1215のデータ入力端子Dに供給され、クロックS_CLKの立ち上がりを受けて、NOR回路1229とインバータ1230の遅延時間後、出力信号C5は論理0となる。

【0139】フリップフロップ1210~1215の出力をそれぞれ端子 I4に入力し、保持信号Holdを端子 I3に入力とする回路1202~1207は、保持信号Holdが論理1のとき、フリップフロップ1210~1215の出力をそれぞれ出力する。

【0140】図11は、比較例として、カウンタをリングカウンタではなくバイナリカウンタ105を用いた構成を示す図である。バイナリカウンタで0~5までをカウントすると、

"000"、

"001"、

"010"、

"100",

"101"と、カウントアップ/ダウン時、2ビット同時に変化する場合がある。このため、デコード回路165において、2ビット同時変化時に、遅延等により発生し得るノイズ対策のために、デコード回路165の出力50~S5を、ラッチ回路180でリタイミングして、クロックセレクタ170に選択信号として供給している。

【0141】とれに対して、本発明において、デコーダ回路160に入力される6ビットの信号の変化時には、 1ビットしか変化せず、図11に示すようなラッチ回路 は不要とされる。

【0142】またバイナリカウンタ105の3ビット出50 力をデコードして6ビットデータを生成するデコード回

(21)

40

路165は、リングカウンタを用いた回路よりも、回路 規模が増大する。

39

【0143】なお、インターポレータ制御回路120 (図9参照) のフリップフロップ 1210~1215に 供給するクロックS_CLKと、リングカウンタ100 (図6)のフリップフロップに供給するクロックF_C LKは、例えば入力クロック(基準クロック)から生成 してもよい。フリップフロップ1210~1215に供 給するクロックS_CLKの立ち上がりのタイミング は、出力信号C0~C5の切替えのタイミングが、イン 10 ターポレータ130に入力されるクロック信号の遷移タ イミングと重ならないタイミングに設定される。

【0144】図15は、本発明に係るクロック制御回路 の実施例で用いられるインターポレータ130(図1参 照)の別の構成の一例を示す図である。図15におい て、n本の信号C0~Cn-1は、インターポレータ制 御回路120 (図1参照) からインターポレータ130 に供給される内分比制御信号であり、またn本のCBO ~CBn-1は、内分比制御信号C0~Cn-1の相補 信号である(なお、CO~Cn-1、CBO~CBn-1は、図1のC/CBに対応する)。図15を参照する と、このインターポレータは、高位側電源VDDにソー スが共通に接続され、インターボレータの第2の入力端 子からの入力信号IN2をインバータINV102で反 転した信号をゲートに共通に入力するn個のPチャネル MOSトランジスタMP10, ~MP10。と、Pチャ ネルMOSトランジスタMP10, ~MP10。のドレ インにソースが接続され、内分比制御信号(相補信号) CBO~CBn-1をそれぞれゲートに入力し、ドレイ ンが内部ノード(「共通ノード」ともいう)N101に 30 接続されているn個のPチャネルMOSトランジスタM Pll, ~MPll。と、内部ノードNl01にドレイ ンが共通に接続され、内分比制御信号(相補信号)CB 0~CBn-1をそれぞれゲートに入力するn個のNチ ャネルMOSトランジスタMN11, ~MN11。と、 NチャネルMOSトランジスタMN11, $\sim MN11$ 。 のソースにドレインがそれぞれ接続され、インターポレ ータの第1の入力端子からの入力信号 IN1をインバー タINV101で反転した信号をゲートに共通に入力 し、ソースが低位側電源VSSに共通に接続されている n個のNチャネルMOSトランジスタMN10, ~MN 10。と、を備えている。

【0145】とのインターポレータは、さらに、高位側 電源VDDにソースが共通に接続され、入力信号INI をインバータINV101で反転した信号をゲートに共 通に入力するn個のPチャネルMOSトランジスタMP 201~MP20nと、PチャネルMOSトランジスタ MP20、~MP20。のドレインにソースが接続さ れ、内分比制御信号 CB~ Cn-1をそれぞれゲートに

う)N101に接続されているn個のPチャネルMOS トランジスタMP21、~MP21。と、内部ノードN 101にドレインが共通に接続され、内分比制御信号C 0~Cn-1をそれぞれゲートに入力するn個のNチャ ネルMOSトランジスタMN211~MN21 Lと、N チャネルMOSトランジスタMN21、 $\sim MN21$ 。の ソースにドレインがそれぞれ接続され、入力信号IN2 をインバータINV102で反転した信号をゲートに共 通に入力し、ソースが低位側電源VSSに共通接続され ているn 個のNチャネルMOSトランジスタMN20, ~MN20 ~ と、を備えている。共通ノードN101 は、バッファBUF101の入力端に接続され、バッフ ァBUF101の出力端は出力端子Vourに接続され、 出力端子VOUTから、インターポレータの出力信号が出

【0146】バッファBUF101の入力端(したがっ て共通ノードN101)と低位側電源VSS間には、容 量とスイッチの並列回路からなる容量・スイッチC10 1を備えている。この容量・スイッチC101は、図1 3に示したように、NチャネルMOSトランジスタより なるスイッチ素子と容量の直列回路(MN11とCAP 11, MN12&CAP12, MN13&CAP13, MN14とCAP14、MN15とCAP15)が並列 に接続されており、NチャネルMOSトランジスタMN 11~MN15のゲートに接続される周期制御信号の論 理値にて、NチャネルMOSトランジスタMN11~M N15がオン、オフされ、内部ノードN31に付加する 容量が決められる。容量・スイッチC101として固定 容量を用いてもよいことは勿論である。

【0147】次に図15に示したインターポレータの動 作について説明する。 インターポレータに入力される2 つの入力信号IN1、IN2がHighレベルからLo wレベルに遷移するとき、NチャネルMOSトランジス タ側がインターポレータとして動作する。以下では、単 に、説明の都合で、入力信号 IN2 が入力信号 IN1 よ りも先に立ち上がり遷移、立ち下がり遷移するものとす るが、入力信号INIの方が先に遷移する場合も、前述 したように、内分比制御信号C0~Cn-1、CB0~ CBn-1の設定を入れ替えるだけで同様に動作する。 【0148】内分比制御信号C0~Cn-1のうちHi ghレベルに設定されている信号の数を(n-K)個 (K≦n)とすると、内分比制御信号(相補信号)CB 0~CBn-1のうちK個がHighレベルとされる。 ゲートに内分比制御信号С0~Сп-1が接続されるп 個のNチャネルMOSトランジスタMN21₁ ~ 21 ₂ のうち、(n-K)個のMOSトランジスタのゲートが Highレベルとされる。またゲートに内分比制御信号 CBO~CBn-1が接続されるn個のNチャネルMO SトランジスタMN11,~11,のうちK個のMOS 入力し、ドレインが内部ノード(「共通ノード」ともい 50 トランジスタのゲートがHighレベルとされる。入力

信号IN2と入力信号IN1の立ち下がりの時間差をTfとする。

41

【0149】内分比制御信号C0~Cn-1のうちHi ghレベルに設定されている信号の数を(n-K)個が Highレベルであるため、入力信号IN2がHigh レベルからLowレベルとなると、入力信号IN2の反 転信号をゲートに入力するn個のNチャネルMOSトラ ンジスタMN201~20mのうち(n-K)個がオン し、とのとき、一つのNチャネルMOSトランジスタの ドレイン電流をIとすると、電流値(n-K)×Iで、 共通ノードN101に接続される容量(C101の容 量)の蓄積電荷を放電する。つづいて、時間差Tf後 に、入力信号 IN IがHighレベルからLowレベル となると、相補信号CBO~CBn-1のうちK個がH ighレベルとされているため、入力信号IN1の反転 信号をゲートに入力とするNチャネルMOSトランジス タMN101~10nのうちK個がオンし、電流K×I で共通ノードN101に接続される容量(C101の容 量)の蓄積電荷を放電する。

【0150】共通ノードN101の電位を入力端に入力 20 とするパッファBUF101の出力を反転させるために、放電すべき電荷をCV(ただし、Cは容量・スイッチC101の容量値)とすると、入力信号IN2がHighレベルからLowレベルに遷移したとき、(n-K)個のトランジスタMN20 $_{n-K}$ を介して電流値Iで時間Tf放電したときの、容量(C101の容量)の残留する電荷は、CV $_{n-K}$ ×I×Tfであり、つづいて、電流K×Iで放電するため、入力信号IN2がHighレベルからLowレベルに遷移してから、出力端子OUTの出力信号がHighレベルからLowレベルに反転する遅延時間(伝搬遅延時間)は

(CV-(n-K)×I×Tf)/(K×I) で与えられる。なお、図15に示したインターポレータ を、入力信号IN1、IN2の立ち下がりで、出力端子 OUTの出力信号が立ち上がる論理とする場合、バッフ ァBUF101は、一段のインバータ(反転回路)で構成される。

【0151】一方、入力信号IN1、IN2がLowレベルからHighレベルに遷移するとき、PチャネルM 40 OSトランジスタ側がインターポレータとして動作する。相補信号CB0~CBn-1のうちK個がHighレベルとされ、(n-K)個はLowレベルであるため、PチャネルMOSトランジスタMP111~MP11。のうち(n-K)個がオンに設定される。内分比制御信号C0~Cn-1のうち(n-K)個がHighレベルとされ、K個はLowレベルであるため、PチャネルMOSトランジスタMP211~MP21。のうちK個がオンに設定される。入力信号IN2、IN1の立ち上がりの時間差をTrとする。 50

【0152】入力信号IN2がLowレベルからHig hレベルとなると、入力信号IN2の反転信号をゲート に入力とする、PチャネルMOSトランジスタMP10 、~MP10。のうち (n-K) 個のPチャネルMOS トランジスタMP10がオンし、電流(n-K)×Iで 共通ノードN101の電荷を充電する。時間(位相差) Tr後に、入力信号IN1がLowレベルからHigh レベルとなると、入力信号IN1の反転信号をゲートに 共通入力するPチャネルMOSトランジスタMP201 ~MP20。のうちK個がオンし、電流K×Iで共通ノ ードN101を充電する。共通ノードN101の電位を 入力とするバッファBUF101の出力を反転させるた めの電荷をCVTMとすると、入力信号IN2がLowレ ベルからHighレベルに遷移したとき、PチャネルM OSトランジスタMP20,~20。の(n-K)個を 介して電流値 I で時間 T r 充電したときの電荷は(n -K)×I×Trであり、つづいて電流K×Iで充電する ため、入力信号IN2がLowレベルからHighレベ ルに遷移してから出力信号がLowレベルからHigh レベルに反転する遅延時間(伝搬遅延時間)は、(CV $T_n - (n - K) \times I \times T_r) / K \times I$ で与えられる。 【0153】とのインターポレータにおいては、入力信

【0153】とのインターポレータにおいては、入力信号がLowレベルからHighレベルに遷移するとき、PチャネルMOSトランジスタ側が動作し、HighレベルからLowレベルに遷移するときは、NチャネルMOSトランジスタ側が動作する構成とされ、入力信号の遷移における、電源VDDからグランド(VSS)側へ流れる貫通電流を抑制している。

【0154】とのように、図15に示したインターポレ ータは、入力信号の立ち上がりと立ち下がりの両エッジ (ダブルエッジ) のそれぞれについて位相差(遷移エッ ジのタイミング差)を内分した時間で規定される遅延時 間で遷移する信号を出力する。すなわち、図15に示し たインターポレータは、入力信号 IN1、IN2の立ち 上がりの時間差を内分した時間で規定される遅延時間で 立ち上がる出力信号、入力信号IN1、IN2の立ち下 がりの時間差を内分した時間で規定される遅延時間で立 ち下がる出力信号を出力する。なお、アプリケーション の論理に応じて、入力信号IN1、IN2をインバータ で反転せず、そのまま、各トランジスタのゲートに入力 する構成としてもよい。との場合、入力信号 IN1、I N2の立ち上がりでNMOSがオンし、入力信号IN 1、IN2の立ち下がりでPMOS側がオンする。 【0155】上記実施例では、インターポレータ130 を一つ備えた構成について説明したが、アプリケーショ ンによっては、複数のインターポレータを並列配置し、 クロックセレクタ170で、複数組のクロック信号対を 選択して、複数のインターボレータに供給してもよい し、複数のインターポレータをトリー構成とし、位相の 微調整を行う構成としてもよい。また位相比較回路11

0から出力される位相比較結果信号を、ディジタルフィ ルタ等のフィルタ回路で平滑化(時間平均)したもの を、インターボレータ制御回路、アップ・ダウン信号制 御回路に供給する構成としてもよい。

【0156】本発明に係るクロック制御装置は、半導体 集積回路装置において、内部回路に供給するクロック (内部クロック)を生成するクロック制御回路に用いて 好適とされる。さらに、本発明によれば、M刻みのイン ターポレータにより、例えばナノ秒を下回る分解能(1) 00ピコあるいは10ピコ秒等のサブナノセカンドオー 10 成回路の構成の一例を示す図である。 ダー)でクロックの遷移タイミングを調整することがで き、クロックデータリカバリ回路、電子機器のクロック を供給するクロック発生回路、あるいは、LSIテスタ 等のクロック生成器等に用いても好適とされる。

【0157】以上本発明を上記実施例に即して説明した が、本発明は、上記実施例の構成にのみ限定されるもの でなく、特許請求の範囲の各請求項の発明の範囲内で当 業者であればなし得るであろう各種変形、修正を含むこ とは勿論である。

[0158]

【発明の効果】以上説明したように、本発明によれば、 クロック対を選択するための信号を生成する回路とし て、リングカウンタの出力とその反転出力をデコードす る回路構成としたことにより、クロック制御回路の回路 規模を縮減しており、集積化に好適とされる。

【0159】また本発明によれば、リングカウンタの出 力とその反転信号のバタンを用いることにより、カウン タの出力の変化時に一つのビットしか変化せず、ノイズ 等の対策が不要とされ、髙信頼性を図るとともに、回路 規模を縮減する、という効果を奏する。そして、本発明 30 によれば、想定外のパタンを救済する回路を備えたこと により、位相調整動作を確実に行うことができる。

【0160】また、本発明によれば、インターポレータ の内分比を制御するインターポレータ制御回路のシフト レジスタをドミノ方式で構成しており、所定の信号パタ ンの出力を保証している。

【0161】さらに、本発明によれば、インターポレー タ制御回路の出力のうち最上位ビットの出力が論理0の 場合、すべての出力が論理0、最下位ビットの出力が論 理1の場合、すべての出力が論理1であり、これらの信 40 号から、内分比の下限、上限を判別しており、かかる簡 易な構成により、クロックの切替えをゲート制御するた めの制御信号を生成することができ、回路規模の縮減に 貢献する。

【図面の簡単な説明】

【図1】本発明の一実施例のクロック制御回路の構成を 示す図である。

【図2】本発明の一実施例のクロック制御回路における 多相クロックの波形を示す図である。

【図3】本発明の一実施例のクロック制御回路のタイミ 50 1202~1207 制御論理回路

ング動作を示す図である。

(23)

【図4】本発明の一実施例におけるデコード回路の動作 を説明するための真理値表である。

【図5】本発明の一実施例におけるデコード回路の構成 の一例を示す図である。

【図6】本発明の一実施例におけるリングカウンタの構 成の一例を示す図である。

【図7】(a)は、本発明の一実施例における想定外救 済回路の構成の一例を示す図である。(b)はフラグ生

【図8】本発明の一実施例におけるデコード回路の構成 の一例を示す図である。

【図9】本発明の一実施例におけるインターポレータ制 御回路の構成の一例を示す図である。

【図10】本発明の一実施例におけるインターボレータ 制御回路から出力される制御信号のバタンの一例を示す 図である。

【図11】比較例としてバイナリカウンタの備えたクロ ック制御回路の構成を示す図である。

【図12】本発明の一実施例におけるクロックセレクタ の構成の一例を示す図である。

【図13】本発明の一実施例におけるインターポレータ の構成の一例を示す図である。

【図14】本発明で用いられるインターボレータを用い たクロック制御回路の構成の一例を示す図である。

【図15】本発明の他の実施例のインターボレータの構 成の一例を示す図である。

【図16】従来のクロック制御回路の構成の一例を示す 図である。

【符号の説明】

10、20、30 D型のフリップフロップ

11~14, 21~24, 31~34, 51~54, 5 5から58 否定論理積(NAND)回路

40 一致検出回路(排他的否定論理和回路)

50 想定外救済回路

100 3ビットリングカウンタ

105 バイナリカウンタ

110 位相比較回路

120 インターポレータ制御回路

130 インターポレータ

140 アップ、ダウン信号制御回路

150 想定外救済及びフラグ生成回路

160、165 デコード回路

170 クロックセレクタ

171~176 トライステートバッファ

180 ラッチ

200 制御回路

210 多相クロック生成回路

1201 制御信号発生回路

スイッチ


45 1210~1215 フリップフロップ *1510 PLL 1221, 1223, 1225, 1227, 1229, 1231 NOR 1222, 1224, 1226, 1228, 1230,


1530 アナログインターポレータ 1540 制御回路

1520

1232 インバータ


【図1】







リングナ	フウンタ値		クロック選択制御信号	フラグ
FF1, 2, 3	FF1, 2, 3 (反転)	デコード	\$0~\$5	JT8FLG
000	111	→	000110	1
100	011	→	000011	0
110	001	>	100001	1
111	000	→	110000	0
011	100	-	011000	1
601	110	→	001100	0
000	111	-	600110	1
<想定外>				
010→000	101→111		000110	
101→111	010→000		110000	

※カウンタ値は上から下の方向に DN 信号でカウント。 (UP の場合は下から上の方向へカウント)







【図13】




【図9】




【図11】




【図14】



【図15】



【図16】



フロントページの続き

(72)発明者 髙橋 啓

東京都港区芝浦三丁目18番21号 日本電気 エンジニアリング株式会社内

(72)発明者 佐伯 貴範

東京都港区芝五丁目7番1号 日本電気株式会社内

F ターム(参考) 58079 CC08 CC14 DD17 DD20 5J106 AA04 CC00 CC24 CC59 DD08 DD09 DD17 DD20 DD42 DD43 DD46 DD48 KK27 KK39